JPH05110521A - 適応的符号化信号の復号装置 - Google Patents

適応的符号化信号の復号装置

Info

Publication number
JPH05110521A
JPH05110521A JP4058729A JP5872992A JPH05110521A JP H05110521 A JPH05110521 A JP H05110521A JP 4058729 A JP4058729 A JP 4058729A JP 5872992 A JP5872992 A JP 5872992A JP H05110521 A JPH05110521 A JP H05110521A
Authority
JP
Japan
Prior art keywords
signal
value
pcm
high frequency
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4058729A
Other languages
English (en)
Other versions
JP2508498B2 (ja
Inventor
Kenzo Akagiri
健三 赤桐
Masayuki Nishiguchi
正之 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5872992A priority Critical patent/JP2508498B2/ja
Publication of JPH05110521A publication Critical patent/JPH05110521A/ja
Application granted granted Critical
Publication of JP2508498B2 publication Critical patent/JP2508498B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 【構成】アナログ信号の各標本値を表す信号の各標本値
が適応的符号化装置によって適応的に符号化されること
により得られたPCM信号を復号するための適応的符号
化信号の復号装置において、上記PCM信号が入力され
上記アナログ信号の各標本値を表す連続した復号出力信
号を出力するための演算手段11を備え、上記演算手段
11が、上記PCM信号の各標本値と、この各標本値に
係数を乗算した値との加減算を行うように構成されてい
ることを特徴とする。 【目的】この復号装置に適合した適応的符号化装置と組
合せて符号伝送システムを構成することによって、伝送
系の瞬時ダイナミックレンジを適応的に変更して、低ビ
ットレートの伝送系でも高域信号の伝送を低S/Nで行
なうことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アナログ信号の各標本
値を表わす信号の各標本値が適応的符号化装置によって
適応的に符号化されることにより得られたPCM信号を
復号するための適応的符号化信号の復号装置に関する。
【0002】
【背景技術とその問題点】符号化伝送装置もしくは符号
化記録再生装置では、伝送ビットレートを下げる目的
で、PCM信号の標本値とそのPCM信号に隣合うPC
M信号の予測値との差分値を量子化して伝送する差分P
CM方式が採用されることがある。この方式は、音声信
号やTV信号などの冗長性の強い信号の伝送に適してい
る。しかし、この方式は、高域でのS/Nが劣化する傾
向を示し、一定以上のダイナミックレンジ(または入出
力のリニアリティー)を得るには、高域の歪増加が避け
られなかった。
【0003】
【発明の目的】本発明は、上述の問題にかんがみ、信号
の伝送(または記録再生)に際して、原アナログ信号の
周波数スペクトルに依存して伝送系の瞬時ダイナミック
レンジを変更するようにした符号伝送システムを提案す
るものである。
【0004】
【発明の概要】本発明は、アナログ信号の各標本値を表
す信号の各標本値が適応的符号化装置によって適応的に
符号化されることにより得られたPCM信号を復号する
ための適応的符号化信号の復号装置において、上記PC
M信号が入力され上記アナログ信号の各標本値を表す連
続した復号出力信号を出力するための演算手段を備え、
上記演算手段が、上記PCM信号の各標本値と、この各
標本値に係数を乗算した値との加減算を行うように構成
されていることを特徴とする。
【0005】このように構成された本発明の復号装置に
よれば、この復号装置に適合した適応的符号化装置と組
合せて符号伝送システムを構成することによって、伝送
系の瞬時ダイナミックレンジを適応的に変更して、低ビ
ットレートの伝送系でも高域信号の伝送を低S/Nで行
なうことができる。
【0006】
【実施例】以下、本発明による適応的符号化信号の復号
装置の実施例について、図面を参照しながら説明する。
【0007】まず、図1を参照して、種々の符号伝送シ
ステムのダイナミックレンジの周波数特性について説明
する。
【0008】図1は、標準ビットレートが1ビット×1
28KHzの伝送システムの場合のPCM、デルタモジ
ュレーション(ΔM)および差分PCM(DPCM)に
ついてのS/N−周波数特性を示し、各直線が伝送し得
る信号のダイナミックレンジの上限(dB値)を示す。
直線Aは標本化周波数が128KHzで各標本点につい
て1ビットでPCM伝送する場合で、S/Nは伝送帯域
64KHzの範囲で6dBである。直線Bは標本化周波
数が32KHzで各標本点について4ビットでPCM伝
送する場合で、24dBのダイナミックレンジで16K
Hzの帯域の伝送が可能である。直線Cは標本化周波数
128KHzで1ビット量子化のΔM伝送の場合で、標
本化周波数の1/2の点(64KHz)でS/Nはゼロ
dB(信号とノイズとの区別がつかない状態)で、低域
に行くに従って6dB/OCTの傾きでS/Nは上昇す
る。
【0009】直線Dは標本化周波数32KHzで4ビッ
ト量子化のDPCM伝送の場合で、差分の正負を伝送す
るのに1ビット要するため、4ビット×32KHzのP
CM伝送と比べると、標本化周波数の1/2(16KH
z)では、4ビットのDPCMは3ビットのPCMと等
価であり、S/Nは18dB(−6dB:1ビット相当
低下)となる。以下、6dB/OCTの傾きでS/Nは
上昇する。すなわち、図1の斜線部で示すように、8K
Hz以下では、DPCM伝送の方がPCM伝送よりもS
/Nの点で有利であるが、8KHz〜16KHzでは、
逆にS/Nは劣化し、ダイナミックレンジは狭くなる。
【0010】このように、PCM伝送システムでは、ダ
イナミックレンジの周波数特性は周波数に依存せずにフ
ラットである。これは、音声信号のような場合、スペク
トルがレベルの高い状態で全周波数領域の全体に拡がる
確率が少ないことを考えると、冗長なコード方式であ
る。一方、DPCM方式は、同じ伝送ビットレートで比
較すると、低域のダイナミックレンジが改善されて最も
伝送効率の良いものであるが、その反面、高域のS/N
を犠牲にしなければならない不都合がある。
【0011】次に、図2は、本発明による適応的符号化
信号の復号装置のブロック図を示す。また、図3は、図
2に示す復号装置によって復号される適応的符号化信号
を形成するための適応的符号化装置のブロック図を示
す。
【0012】まず、図3に示す適応的符号化装置につい
て説明すると、図3において、入力端子1には、音声信
号などの入力波形信号が標本化回路(図示せず)を介し
て与えられ、A/D変換器2、3でPCM信号に変換さ
れる。A/D変換器3の出力は、1標本区間遅延器5で
1標本区間だけ遅延され、減算器4においてA/D変換
器2の出力から減算される。減算結果は、差分PCM信
号として出力端子6から導出される。すなわち、互いに
隣り合う標本値a、bの差分をとって符号伝送するよう
にしている。
【0013】A/D変換器3は、その変換動作の基準と
なる基準電流入力端子を備えていて、この入力端子に制
御信号を与えることによってA/D変換のゲインが制御
される。制御信号は、入力波形信号からハイパスフィル
ター7で高域成分を取り出し、検波回路8および平滑回
路9でそのエンベロープ情報を検出することによって形
成される。入力信号中の高域スペクトルが増大すると、
制御信号のレベルが高くなり、これによって、A/D変
換器3のゲイン(出力)が低下するように制御される。
すなわち、A/D変換器3のゲインをkとすると、図3
の符号化装置は、互いに隣り合うPCM信号の標本a、
bに対してa−kbの差分演算を行っている。通常はk
=1で、a−bのDPCM伝送が行われるが、入力信号
中の高域成分が多くなると、kが0に近づいて、通常の
線形(ストレート)PCM伝送(aのみ伝送)が行われ
るようになっている。
【0014】図1によって定性的に説明すると、高域成
分が少ない入力状態では、直線Dをダイナミックレンジ
とするDPCM伝送が行われ、高域成分が増えると、矢
印Hで示すように直線BのPCM伝送に移行し、これに
よって、高域においても高いS/Nが確保される。この
ように、図3の符号化装置によれば、入力信号の高域成
分のレベル情報から得られる制御信号によって、互いに
隣接したPCM信号間の結合度を変更し、これによっ
て、瞬時的なダイナミックレンジの周波数特性を変更し
て、高域の伝送信号の劣化を補うことが可能になる。
【0015】なお、図3において、減算器4をA/D変
換器2の入力側に設けて、アナログレベルで差分演算が
行われるようにしてもよい。この場合、差分PCM符号
器または予測符号器として一般に周知のように、A/D
変換器2の出力の差分PCM信号が遅延器を含む予測器
または予測フィルタに与えられ、その出力の予測値がD
/A変換器を介して上記減算器に与えられて入力信号と
の差分演算が行われるように構成されてよい。そして、
入力信号の高域スペクトルに応じて上記予測値をD/A
変換するD/A変換器のゲインが制御されるように構成
すれば、図3と同様に、信号電力の帯域分散に応じてダ
イナミックレンジが変更されるシステムを得ることがで
きる。
【0016】次に、図2は、図3の符号化装置に対応す
る復号装置の実施例を示す。図2において、入力端子1
0には、図3の符号化装置によって符号化されて伝送さ
れたディジタル信号(差分PCM信号)が与えられる。
この入力ディジタル信号は、加算器11を経てD/A変
換器12でアナログ信号に変換される。D/A変換器1
2の出力は、A/D変換器13で再びディジタル信号に
変換されてから、加算器11において入力ディジタル信
号に加えられる。A/D変換器13の変換動作によって
1標本区間の遅延が生ずるから、加算器11では、1標
本区間前の標本値に、伝送された差分値が加えられて、
DPCMからPCMへの変換(エンコード)が行われ
る。従って、D/A変換器12の出力に連なる出力端子
14からは、元のアナログ信号が復号されて得られる。
【0017】図3の符号化装置と同様に、D/A変換器
12の出力がハイパスフィルター15に与えられて、高
域成分が抽出される。さらに、検波回路16および平滑
回路17によって高域成分のエンベロープ情報が検出さ
れ、この情報信号が制御信号としてA/D変換器13の
ゲイン制御入力(基準電流入力)に与えられて、A/D
変換ゲインが制御される。この結果、加算器11では、
復号された1標本区間前の元の信号b´と伝送された差
分信号の現在値a´とに対してa´+kb´の演算が行
われる。高域成分が少ない場合には、A/D変換器13
のゲインkはほぼ1であり、加算器11はa´+b´の
演算をしてDPCM→PCMのエンコード処理を行う。
高域成分が増加すると、制御信号が増大してA/D変換
器13のゲインkが0に近づき、伝送されたPCM信号
a´がそのままD/A変換器12においてアナログ信号
に復号される。
【0018】なお、図2の復号化装置をDPCM→PC
Mのエンコードとしてのみ使用する場合には、加算器1
1のPCM信号出力が出力端子18から導出される。
【0019】図4は、図2の復号装置において、平滑回
路17の出力にサンプルホールド回路(S/H)19を
設けたものである。このサンプルホールド回路19は、
システムの標本化パルスによって動作され、次段のA/
D変換器(13)が入力読取中のときにゲイン制御入力
を固定して変換精度を高める働きをする。
【0020】図5は、図2の復号装置において、平滑回
路17の出力にダイオードDおよび抵抗Rから成るリミ
ッター回路20を設けたものである。図2の場合と同様
に、ハイパスフィルター15、検波回路16および平滑
回路17から成るゲイン制御回路(帰還路)の利得kが
1を越えると、差分の累積が正しく行われなくなるの
で、kが最大で1になるように、リミッター回路20に
よって制御電圧が制限されるようになっている。
【0021】図6は、図2の復号装置のさらに別の実施
例を示している。この実施例では、伝送される符号信号
は差分PCM−PCM−和分PCMの間を変化する。こ
のために、A/D変換器13の出力の入力に対するゲイ
ンkが、伝送信号から得られる制御信号によって+1〜
0〜−1の間で変化するように制御される。
【0022】図6において、図2と同様に形成された高
域レベル情報を含む制御信号(平滑回路17の出力)
は、VCA23のゲイン制御信号として与えられる。こ
のVCA23の入力には、D/A変換器12の出力(復
号されたアナログ信号)が加算器24を介して供給さ
れ、上記ゲイン制御信号によってゲイン(振巾)制御さ
れたVCA出力が得られる。VCA23の利得は、ゲイ
ン制御入力が小さいとき0に近づき、ゲイン制御入力が
大きくなると(すなわち、伝送信号の高域成分が多くな
ると)大きくなる。VCA出力は帰還回路25を介して
入力側の加算器24に負帰還される。この負帰還によっ
て、VCA23の利得が最大2以上にならないように調
整される。VCA23の出力は、加算器26に与えられ
て、元のアナログ信号(ゲイン1)と逆相で加算され
る。従って、加算器26の出力からは、ゲインが+1〜
−1に制御されたアナログ信号が得られる。
【0023】この信号は、図2と同様にA/D変換器1
3を通って加算器11に与えられ、伝送された符号信号
との加算(kが0〜1の間)または減算(kが−1〜0
の間)が行われる。これによって、差分PCM−PCM
−和分PCMの間を変化するように、符号化されて伝送
されて来た端子10の入力ディジタル信号が通常のPC
M信号に変換され、さらに、D/A変換器12によっ
て、伝送前のアナログ信号に復号される。
【0024】図6の復号装置に対応する符号化装置は、
図6のフィードバック路(15、16、17、23、2
4、25、26、13)を図3のフィードフォワード路
(7、8、9、3)に置き換えたものである。この構成
の符号化装置では、入力アナログ信号中に高域成分が少
ないときは、図3の減算器4に与えられる信号kbがほ
ぼbとなって差分PCMへの符号化が行われ、高域成分
が増えるとkが0に近づいてPCMへの符号化が行われ
る。さらに、高域成分が増えるとkが−1に近づいて和
分PCMへの符号化が行われる。
【0025】図1によってこの動作を説明すると、通常
は、直線Dのダイナミックレンジを持つ差分PCM伝送
が行われ、高域成分が増えると、直線Bのダイナミック
レンジを持つPCM伝送に変化され、さらに、高域成分
が増大すると、直線Eのダイナミックレンジを持つ和分
PCM伝送に変化される。この結果、高域成分のダイナ
ミックレンジがさらに拡大される。
【0026】図7は、線形PCM信号から差分PCM信
号にエンコードする場合の符号変換器(エンコーダ)の
実施例を示す。図7において、入力端子27には、例え
ば13ビットの線形PCM信号が与えられる。このPC
M信号は減算器28で差分演算されてから、ビット削減
回路29を通じて4ビット差分PCM信号として出力端
子30に導出される。差分PCM信号は、加算器31を
通じてD/A変換器32に与えられ、アナログ信号に変
換されてから、さらにA/D変換器33でディジタル信
号に変換される。A/D変換器33の出力は、加算器3
1に与えられて、4ビット差分PCM信号と加えられ
る。D/A変換器32では、変換処理によって1標本区
間の遅延が生ずるから、加算器31の出力には、加算に
よって差分PCM信号を線形PCM信号に直したディジ
タル情報が得られ、しかも、この情報には、出力端子3
0に生ずる4ビット差分PCM信号(実際に伝送される
信号)の量子化誤差分が含まれている。この情報は、一
種の予測値としてA/D変換器33を介して減算器28
に与えられ、この減算器28において入力の線形PCM
信号から減算されて、差分PCM信号へのエンコーディ
ングが行われる。
【0027】また、図7の符号変換器においては、図3
および図2の符号化装置および復号装置と同様に、伝送
信号の高域レベル情報がハイパスフィルター34、検波
回路35および平滑回路36を通じて検出され、この検
出された高域レベル情報でもってA/D変換器33のゲ
インが制御される。この結果、高域大レベル信号につい
ては、減算器28の減算入力が実質的にゼロになり、P
CM→DPCMへの変換が行われなくなる。
【0028】図7の符号変換器(エンコーダ)は、本
来、伝送ビットレートを変更するためのものであるが、
符号化装置または復号装置としても使用できる。符号化
装置の場合には、入力端子27の前にA/D変換器が設
けられる。また、復号装置の場合には、出力端子30の
後にD/A変換器が設けられる。
【0029】図8は、適応的符号化装置および復号装置
を備えた本発明による符号伝送システムに振巾圧伸シス
テムを導入した場合の実施例のブロック図を示す。
【0030】図8において、入力端子39には、伝送す
べきアナログ波形信号が与えられる。この波形信号は、
ハイパスフィルター40を通ってプリエンファシスされ
てから、サンプルホールド回路41で標本化される。標
本値はA/D変換器42でPCM信号に変換される。こ
のA/D変換器42は、逐次比較型であって、コンパレ
ータ43、逐次比較レジスタ44およびD/A変換器4
5でもって構成されている。コンパレータ43は、サン
プルホールド回路41の出力の標本値とD/A変換器4
5の出力とを比較して大小関係に応じた出力“1”また
“0”を発生する。この出力は、逐次比較レジスタ44
のMSBから順に蓄積され、レジスタ44の出力がD/
A変換器45でアナログレベルに変換されてから、コン
パレータ43に比較信号として与えられる。A/D変換
器42の逐次比較ループはレジスタ44の桁数分作動
し、これによって、必要なビット数のPCM信号に変換
する作業が行われる。
【0031】A/D変換器(42)の出力は、PCMと
DPCMとの間の変換を行う図7と同様なダイナミック
レンジ可変形のエンコーダ46に与えられ、ビット数が
削減された差分PCM信号に変換される。なお、エンコ
ーダ46の構成要素には、図7と同じ符号が付されてい
る。
【0032】エンコーダ46においてPCMとDPCM
との間の変換制御を行っている高域レベル検出部の出力
(平滑回路36の出力)は、A/D変換器42内のD/
A変換器45のゲインを制御するためにも用いられる。
このゲイン制御によって、伝送信号中の高域成分が多い
ときには、D/A変換器45の出力伸巾が増大し、従っ
て、サンプルホールド回路41の出力の標本値は振巾圧
縮されてPCM信号に変換される。つまり、A/D変換
器42は伝送信号の高域レベルに応じてその分解能が可
変される適応形非線形量子化器として動作する。高域大
レベル入力に対する量子化ステップは圧縮によって等価
的に細かくなり、エンコーダ46による高域のS/N改
善(ダイナミックレンジの拡大)と相俟って、伝送性能
はさらに改善される。
【0033】エンコーダ46の出力の差分PCM信号は
端子30から伝送路47を通って受信側または復調側に
伝送される。伝送路47は、例えばVTRなどの磁気記
録再生系または有線もしくは無線の通信線路などであ
る。
【0034】伝送路47を通った信号は端子10から復
号装置48に与えられる。この復号装置48は、図2と
ほぼ同一であり、同じ要素には同じ符号が付されてい
る。なお、図8では、D/A変換器12が伸長器として
も動作するので、図2と同じ機能のD/A変換器12´
が別に設けられている点が図2と相違する。DPM→P
CMの復号装置としての動作は図2と同じであって、平
滑回路17の出力の高域レベルを代表する制御信号でも
ってA/D変換器13のゲインが制御される。これと共
に、平滑回路17の出力がD/A変換器12のゲイン制
御入力にも与えられ、これによって、高域大レベル信号
については、D/A変換器12のゲインが大となって伝
送入力側の圧縮に対応した振巾伸長が行われる。復号装
置48の出力はディエンファシス用のローパスフィルタ
ー49を通って出力端子50に導出される。
【0035】なお、図8において、伝送入力側の適応形
非線形A/D変換器42および伝送出力側のD/A変換
器12が瞬時圧縮および瞬時伸長の機能を備えてもよ
い。この場合、例えば圧縮器としては、図8のハイパス
フィルター34またはD/A変換器(32)の出力の両
波整流信号がゲイン制御信号としてD/A変換器(4
5)に与えられる。これによって、D/A変換器(4
5)が掛算器(2乗演算器)として動作し、A/D変換
器(42)は伝送信号の全帯域または高域について1/
2乗圧縮を行う。また、伝送出力側の瞬時伸長器も同様
にD/A変換器を2乗演算器として動作させることによ
り構成できる。
【0036】
【発明の効果】上述した本発明の適応的符号化信号の復
号装置によれば、この復号装置に適合した適応的符号化
装置と組合せて符号伝送システムを構成することよっ
て、伝送信号電力(スペクトル)の帯域分散に応答し
て、例えば、差分PCMから線形PCMに移行する符号
伝送を行うことができる。すなわち、例えば、通常は差
分PCMでもって低域のS/Nが良く、ダイナミックレ
ンジが広い伝送が行われ、高域信号電力が大になると線
形PCM伝送が行われ、これによって、差分PCM特有
の高域のS/N劣化またはダイナミックレンジの縮減が
補われる。従って、伝送系の瞬時ダイナミックレンジを
適応的に変更して、低ビットレートの伝送系でも高域信
号の伝送を低S/Nで行なうことができるから、例えば
音声信号を伝送する場合、聴感上高域信号が入ったとき
の歪感を少なくすることができる。
【図面の簡単な説明】
【図1】種々の符号伝送システムのダイナミックレンジ
の周波数特性を示すグラフである。
【図2】本発明の一実施例による適応的符号化信号の復
号装置のブロック図である。
【図3】図2に示す復号装置によって復号される適応的
符号化信号を形成するための適応的符号化装置のブロッ
ク図である。
【図4】図2に示す復号装置の一変形例のブロック図で
ある。
【図5】図2に示す復号装置の別の変形例のブロック図
である。
【図6】本発明の別の実施例による適応的符号化信号の
復号装置のブロック図である。
【図7】本発明における適応的符号化装置およびその復
号装置として使用し得る符号変換器のブロック図であ
る。
【図8】適応的符号化装置およびその復号装置を備えた
本発明による符号伝送システムに振巾圧伸システムを導
入した場合の実施例のブロック図である。
【符号の説明】
2 A/D変換器 3 A/D変換器 4 減算器 5 1標本区間遅延器 7 ハイパスフィルター 8 検波回路 9 平滑回路 11 加算器 12 D/A変換器 13 A/D変換器 15 ハイパスフィルター 16 検波回路 17 平滑回路 28 減算器 31 加算器 32 D/A変換器 33 A/D変換器 34 ハイパスフィルター 35 検波回路 36 平滑回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】アナログ信号の各標本値を表す信号の各標
    本値が適応的符号化装置によって適応的に符号化される
    ことにより得られたPCM信号を復号するための適応的
    符号化信号の復号装置において、 上記PCM信号が入力され上記アナログ信号の各標本値
    を表す連続した復号出力信号を出力するための演算手段
    を備え、 上記演算手段が、上記PCM信号の各標本値と、この各
    標本値に係数を乗算した値との加減算を行うように構成
    されていることを特徴とする適応的符号化信号の復号装
    置。
  2. 【請求項2】適応的に符号化されたPCM信号を形成す
    るための上記適応的符号化装置が、上記アナログ信号の
    各標本値を表す信号が入力されこの入力信号の各標本値
    に係数を乗算した乗算値を求める乗算手段と、上記各標
    本値とその標本値に隣合う標本値に上記係数を乗算した
    上記乗算値との減算を行ってこの減算結果を出力する演
    算手段と、上記アナログ信号の高域成分のレベルが大き
    いときに上記高域成分のS/N比を改善するために、上
    記高域成分のレベル情報から得られる制御信号に応じて
    上記係数の値を変化させるように制御する制御手段とを
    備え、上記演算手段の減算結果の各値をPCM信号とし
    て伝送するように構成されていることを特徴とする請求
    項1に記載の復号装置。
  3. 【請求項3】適応的に符号化されたPCM信号を形成す
    るための上記適応的符号化装置が、上記アナログ信号の
    各標本値を表す信号が入力されこの入力信号の各標本値
    とその標本値の予測値との減算を行ってこの減算結果を
    出力する演算手段と、上記演算手段の減算結果が供給さ
    れ、この減算結果の各値と、上記減算結果の各値に係数
    が乗算されかつ1標本区間単位で遅延された乗算値とか
    ら上記予測値を求めて、上記演算手段に供給する予測手
    段と、上記アナログ信号の高域成分のレベルが大きいと
    きに上記高域成分のS/N比を改善するために、上記高
    域成分のレベル情報から得られる制御信号に応じて上記
    係数の値を変化させるように制御する制御手段とを備
    え、上記演算手段の減算結果の各値をPCM信号として
    伝送するように構成されていることを特徴とする請求項
    1に記載の復号装置。
JP5872992A 1992-02-13 1992-02-13 符号変換器 Expired - Lifetime JP2508498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5872992A JP2508498B2 (ja) 1992-02-13 1992-02-13 符号変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5872992A JP2508498B2 (ja) 1992-02-13 1992-02-13 符号変換器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57167965A Division JPS5957539A (ja) 1982-09-27 1982-09-27 適応的符号化装置

Publications (2)

Publication Number Publication Date
JPH05110521A true JPH05110521A (ja) 1993-04-30
JP2508498B2 JP2508498B2 (ja) 1996-06-19

Family

ID=13092598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5872992A Expired - Lifetime JP2508498B2 (ja) 1992-02-13 1992-02-13 符号変換器

Country Status (1)

Country Link
JP (1) JP2508498B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346209A (en) * 1976-10-08 1978-04-25 Matsushita Electric Ind Co Ltd Sectional dpcm system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346209A (en) * 1976-10-08 1978-04-25 Matsushita Electric Ind Co Ltd Sectional dpcm system

Also Published As

Publication number Publication date
JP2508498B2 (ja) 1996-06-19

Similar Documents

Publication Publication Date Title
CA1218157A (en) Analog and digital signal apparatus
KR100313079B1 (ko) 음성디지탈화방법과장치
AU635420B2 (en) Control circuit for adaptive single-bit digital encoder and decoder responsive to bit-stream loading
JPS59148417A (ja) デイジタル・ダイナミツク・レンジ・コンバ−タ
EP0182915A1 (en) Apparatus for transmitting digital signals
JPH0473333B2 (ja)
KR100514340B1 (ko) 디지털 데이터 변환 장치
EP0783207B1 (en) digital signal processing method and apparatus
EP0185095B1 (en) Digital signal transmission device
JP3334413B2 (ja) ディジタル信号処理方法及び装置
US7068196B2 (en) Digital signal processing device and digital signal processing method
JPH0439812B2 (ja)
JPH11220405A (ja) Adpcm圧縮装置、adpcm伸長装置及びadpcm圧縮伸長装置
JP2508498B2 (ja) 符号変換器
JPH02131038A (ja) 信号伝送装置
JPH11177358A (ja) Agc回路
JPH0319734B2 (ja)
JPS58117741A (ja) 信号処理回路
JPH0786943A (ja) 利得制御機能付ad変換装置
JPS5966208A (ja) デイジタル伸張・圧縮器
WO2019065716A1 (ja) ノイズシェーピング機能を有する再量子化装置およびノイズシェーピング機能を有する信号圧縮装置およびノイズシェーピング機能を有する信号送信装置
JP2910614B2 (ja) Agc用レベル検出回路
JPS6149860B2 (ja)
JPS5919428A (ja) 信号処理回路
JPH073949B2 (ja) 利得制御回路