JPH05119121A - 波形発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 従来のようにフォマットエンコ−ド回路がデ
−タを切替える毎に発生していたアンバリッドの時間を
生じないようにした。 【構成】 パタ−ンデ−タとフォマットデ−タに基づい
てフォマットエンコ−ド回路がエンコ−ドしたデ−タ
と、タイミングジェネレ−タの出力するリ−ディングク
ロック／トレ−リングクロックとに基づいてＲＳフリッ
プフロップをセット及びリセットし、任意のデジタルパ
ルス波形を得る波形発生装置であって、フォマットエン
コ−ド回路がエンコ−ドしたデ−タをタイミングジェネ
レタが出力するパタ−ンクロックに基づいて記憶すると
共に、タイミングジェネレ−タのリ−ディングクロック
とトレ−リングクロックに基づいて読み出す記憶回路を
設けている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、ＬＳＩテスタ
の波形発生装置に関し、更に詳しくは、フォマットエン
コ−ドの出力の切替わりによって発生するアンバリッド
（設定不能）の期間を無くすことによってデジタルパル
ス波形の設定を任意に行うことができる波形発生装置に
関する。

【０００２】

【従来の技術】図５は、従来の波形発生装置の構成ブロ
ック図である。図中、１は動作タイミングの基準になる
テストレ−ト信号Ｓを発生するタイミングジェネレ−
タ、２はパタ−ン発生器で、タイミングジェネレ−タ１
のテストレ−ト信号Ｓによって動作し、テストレ−ト信
号Ｓに基づいて発生したパタ−ンデ−タＰdaをフォマッ
タ３に出力する。

【０００３】フォマッタ３において、３１はリタイミン
グレジスタで、パタ−ン発生器２のパタ−ンデ−タＰda
をタイミングジェネレ−タ１のパタ−ンクロックＰＣＫ
に基づいてリタイミングし、フォマッタ３内に取り込
む。３２はフォマッタエンコ−ド回路で、リタイミング
レジスタ３１が取り込んだパタ−ンデ−タＰdaとフォマ
ットレジスタ３３のデ−タ（Ｄ1,Ｄ0 ）に基づいてエン
コ−ドしたデ−タをフォマットマトリックス３４に出力
する。

【０００４】フォマットマトリックス３４は、フォマッ
タエンコ−ド回路３２のデ−タとタイミングジェネレ−
タ１が出力するリ−ディングクロックＬＣＫ及びトレ−
リングクロックＴＣＫとに基づいて、ＲＳフリップフロ
ップ３５をセット／リセットする。すなわち、ＲＳフリ
ップフロップ３５は、フォマットマトリックス３４の出
力に基づいてフォマッティングされたデジタルパルス波
形をＱ端子より出力する。

【０００５】図６は、従来の波形発生装置の動作を説明
するタイムチャ−トで、（Ａ）はテストレ−ト信号Ｓ、
（Ｂ）はパタ−ンデ−タＰad、（Ｃ）はパタ−ンクロッ
クＰＣＫ、（Ｄ）はリタイミングレジスタ３１によって
リタイミングされたパタ−ンデ−タＰad* 、（Ｅ）はフ
ォマットエンコ−ド回路３２の出力、（Ｆ）はリ−ディ
ングクロックＬＣＫ、（Ｇ）はトレ−リングクロックＴ
ＣＫ、（Ｈ）〜（Ｊ）はＲＳフリップフロップ３５の出
力で、ＮＲＺ(Non Return to Zero) 波形、ＲＺ(Retur
n ZERO) 波形、ＲＯ(Return to One) 波形を示したもの
である。尚、図７には、フォマットレジスタ３３の真理
値表を示し、図８には、本波形発生装置の動作状態の真
理値表を示す。

【０００６】(1) パタ−ン発生器２は、タイミングジェ
ネレ−タ１のテストレ−ト信号Ｓに基づいてパタ−ンデ
−タＰadをリタイミングレジスタ３１に出力する。 (2) リタイミングレジスタ３１は、パタ−ンデ−タＰad
をタイミングジェネレ−タ１のパタ−ンクロックＰＣＫ
によってリタイミングし、フォマットエンコ−ド回路３
２に出力する。

【０００７】(3) フォマットエンコ−ド回路３２は、リ
タイミングレジスタ３１とフォマットレジスタ３３のデ
−タに基づいて、エンコ−ドしたデ−タをフォマットマ
トリックス３４に出力する。フォマットマトリックス３
４は、フォマットエンコ−ド回路３２のデ−タとタイミ
ングジェネレ−タ１のリ−ディングクロックＬＣＫ及び
トレ−リングクロックＴＣＫとに基づいて、以下、(4)
〜(9) のプロセスによりＲＳフリップフロップ３５を制
御する。

【０００８】(4),(5) ＲＳフリップフロップ３５からＮ
ＲＺ波形が出力される場合、すなわち、フォマットレジ
スタ３３のデ−タが（０，０）の場合、パタ−ンデ−タ
Ｐdaが“１”の時、ＲＳフリップフロップ３５は、リ−
ディングクロックＬＣＫの立ち上がりよってセットさ
れ、パタ−ンデ−タＰdaが“０”の時リ−ディングクロ
ックＬＣＫにの立ち上がりによってリセットされる。

【０００９】(6),(7) ＲＳフリップフロップ３５からＲ
Ｚ波形が出力される場合、すなわち、フォマットレジス
タ３３のデ−タが（０，１）の場合、パタ−ンデ−タＰ
daが“１”の時、ＲＳフリップフロップ３５は、リ−デ
ィングクロックＬＣＫの立ち上がりよってセットされ、
トレ−リングクロックＴＣＫの立ち上がりによってリセ
ットされる。また、パタ−ンデ−タＰdaが“０”の時、
ＲＳフリップフロップ３５は、リ−ディングクロックＬ
ＣＫの立ち上がりよってリセットされる。

【００１０】(8),(9) ＲＳフリップフロップ３５からＲ
Ｏ波形が出力される場合、すなわち、フォマットレジス
タ３３のデ−タが（１，０）の場合、パタ−ンデ−タＰ
adが“１”の時、ＲＳフリップフロップ３５は、トレ−
リグクロックＴＣＫの立ち上がりよってリセットされ、
リ−ディングクロックＬＣＫの立ち上がりによってセッ
トされる。また、パタ−ンデ−タＰadが“１”の時、Ｒ
Ｓフリップフロップ３５は、リ−ディングクロックＬＣ
Ｋの立ち上がりよってセットされる。

【００１１】

【発明が解決しようとする課題】このような従来の波形
発生装置は、フォマットエンコ−ド回路の出力が切替わ
る毎に、アンバリッドの時間（図中ではＵ、Ｖと省略）
が発生するために、この時間を避けてタイミング信号を
発生をしなければないという制限が生じるために、波形
設定を任意に行うことができなかった。また、リ−ディ
ングクロックやトレ−リングクロックがハイレベルの時
にフォマットエンコ−ド回路の出力がアンバリッドにな
ると、誤ったセット、リセットパルスが発生し誤動作の
原因になることがあった。

【００１２】本発明は、このような点に鑑みてなされた
もので、フォマットエンコ−ド回路でエンコ−ドしたデ
−タを前もって記憶する記憶回路を設け、フォマットエ
ンコ−ド回路の出力の切替わる毎に発生するアンバリッ
ドの時間を生じないようにしたもので、誤動作を無くす
と共に、波形設定を任意に行うことができる波形発生装
置を提供することを目的としている。

【００１３】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、パタ−ンデ−タとフォマットデ−
タに基づいてフォマットエンコ−ド回路がエンコ−ドし
たデ−タと、タイミングジェネレ−タが出力するリ−デ
ィングクロック／トレ−リングクロックとに基づきＲＳ
フリップフロップをセット／リセットし、任意のデジタ
ルパルス波形を得る波形発生装置であって、前記フォマ
ットエンコ−ド回路がエンコ−ドしたデ−タを前記タイ
ミングジェネレタが出力するパタ−ンクロックに基づい
て記憶すると共に、前記タイミングジェネレ−タのリ−
ディングクロックとトレ−リングクロックに基づいて読
み出す記憶回路と設けたことを特徴としている。

【００１４】

【作用】パタ−ンデ−タとフォマットデ−タに基づいて
フォマットエンコ−ド回路がエンコ−ドしたデ−タを記
憶回路によって記憶し、このデ−タからタイミングジェ
ネレ−タのリ−ディングクロックとトレ−リングクロッ
クとによって、ＮＲＺ、ＲＺ、ＲＯの波形を任意の形で
取り出す。

【００１５】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は、本発明の波形発生装置の一実施例を示す構
成ブロック図である。図中、図５と同一作用をするもの
は同一符号を付けて説明する。以下、図面においては同
様とする。４はＦｉＦｏ（first-in first-out）部で、
フォマッタエンコ−ド回路３２から入力されたデ−タを
入力順に取り出してフォマットマトリックス３５に出力
する。

【００１６】ＦｉＦｏ部４は、二つの（２ビット×ｎワ
−ド）のＦｉＦｏ４Ａ、４Ｂが設けられていて、一方の
ＦｉＦｏ４Ａはリ−ディング用として、他方のＦｉＦｏ
４Ｂはトレ−リング用として用いられる。

【００１７】ＦｉＦｏ４Ａは、Ｄi1端子にデ−タＤa
（この場合はパタ−ンデ−タＰda）が入力され、Ｄi2端
子にフォマットエンコ−ド３２のインバ−タ３２1 によ
って反転されたパタ−ンデ−タＰda（以下デ−タＤc と
いう）が入力されている。このデ−タＤa,c は、入力ク
ロック端子に入力されるタイミングジェネレ−タ１のパ
タ−ンクロックＰＣＫによって書き込まれ、出力クロッ
ク端子に入力される反転されたリ−ディングクロックＬ
ＣＫ（以下、反転信号を◇で示し、ＬＣＫ◇と表示す
る）によって、出力端子Ｄo1，Ｄo2より読出される。

【００１８】一方、ＦｉＦｏ４Ｂは、Ｄi1端子にＡＮＤ
ゲ−ト３２2 のデ−タＤb が入力され、Ｄi2端子にＡＮ
Ｄゲ−ト３２3 のデ−タＤd が入力されている。

【００１９】ＡＮＤゲ−ト３２2 は、一方の入力端子に
はインバ−タ３２1 で反転されたパタ−ンデ−タＰadが
入力され、他方の入力端子にはフォマットレジスタ３３
のデ−タＤ1 が入力されている。ＡＮＤゲ−ト３２3
は，一方の入力端子にはパタ−ンデ−タＰadが入力さ
れ、他方の入力端子にはフォマットレジスタ３３のデ−
タＤ0 が入力されている。

【００２０】ＦＩＦｏ４Ｂに入力されたこれらのデ−タ
Ｄb,d は、入力クロック端子に入力されるタイミングジ
ェネレ−タ１のパタ−ンクロックＰＣＫによって書き込
まれ、出力クロック端子に入力されるトレ−リングクロ
ックＴＣＫ◇によって、出力端子Ｄo1，Ｄo2より読出さ
れる。

【００２１】フォマットマトリックス３４において、３
４1 は一方の入力端子にＦｉＦｏ４Ａの出力端子Ｄo1の
デ−タＤa*が入力されたＡＮＤゲ−トで、他方の入力端
子にはタイミングジェネレ−タ１の出力するリ−ディン
グクロックＬＣＫが入力されている。３４2 は一方の入
力端子にＦｉＦｏ４Ｂの出力端子Ｄo1のデ−タＤb*が入
力されたＡＮＤゲ−トで、他方の入力端子にはタイミン
グジェネレ−タ１の出力するトレ−リングクロックＴＣ
Ｋが入力されている。３４3 は入力端子にＡＮＤゲ−ト
３４1 、３４2 が接続されたＯＲゲ−トで、その出力信
号はＲＳフリップフロップ３５のセット端子に接続され
ている。

【００２２】３４4 は一方の入力端子にＦｉＦｏ４Ａの
出力端子Ｄo2のデ−タＤc*が入力されたＡＮＤゲ−ト
で、他方の入力端子にはタイミングジェネレ−タ１の出
力するトレ−リングクロックＴＣＫが入力されている。
３４5 は一方の入力端子にＦｉＦｏ４Ｂの出力端子Ｄo2
のデ−タＤd*が入力されたＡＮＤゲ−トで、他方の入力
端子にはタイミングジェネレ−タ１の出力するトレ−リ
ングクロックＴＣＫが入力されている。３４6 は入力端
子にＡＮＤゲ−ト３４4 、３４5 が接続されたＯＲゲ−
トで、その出力信号はＲＳフリップフロップ３５のリセ
ット端子に接続されている。

【００２３】図２は、本発明の要部であるＦｉＦｏ部を
抽出して示した構成ブロック図である。尚、ＦｉＦｏは
リ−ディング用ＦｉＦｏ４Ａを代表して説明するものと
する。図中、４１はレジスタ部で、フォマットエンコ−
ド回路３２からデ−タＤa が入力端子Ｄi1に入力されて
いる。

【００２４】レジスタ部４１において、４１1 〜４１4
はＡＮＤゲ−トで、一方の入力端子にはデ−タＤa が入
力され、他方の入力端子には２ビットの読込みカウンタ
４２に基づいて出力されるデマルチプレクサ４３の反転
出力が入力されている。例えば、デマルチプレクサ４３
は、読込みカウントが“０”の時、出力端子Ｓ0 のみが
ロ−レベル信号を出力していて、出力端子Ｓ1 〜Ｓ3 は
ハイレベル信号を出力している。

【００２５】４１5 〜４１8 は一方の入力端子にＤ型フ
リップフロップ４１9 〜４１12の出力信号が入力された
ＡＮＤゲ−トで、他方の入力端子にはＡＮＤゲ−ト４１
1 〜４１4 と同じくデマルチプレクサ４３の出力信号が
入力されている。

【００２６】４１13〜４１16はＯＲゲ−トで、一方の入
力端子にはＡＮＤゲ−ト４１1 〜４１4 の出力信号が入
力されていて、もう一方の入力端子にはＡＮＤゲ−ト４
１5〜４１8 の出力信号が接続されている。このＯＲゲ
−ト４１13〜４１16の出力信号は、Ｄ型フリップフロッ
プ４１9 〜４１12のＤ端子に入力されていて、クロック
端子に入力されるパタ−ンクロック信号ＰＣＫに基づい
てＤ型フリップフロップ４１9 〜４１12に記憶される。

【００２７】４１17はデ−タセレクタで、２ビットの読
出しカウンタ４４の出力するデ−タに基づいて、Ｄ型フ
リップフロップ４１9 〜４１12の出力を選択し、出力端
子Ｄo1よりデ−タＤa*を出力する。読出しカウンタ４４
は、クロック端子に入力されるリ−ディングクロックＬ
ＣＫ◇によってカウントアップした信号をデ−タセレク
タ４１17に出力する。

【００２８】４５は入力端子Ｄi2に設けられたレジスタ
部である。

【００２９】図３は、ＦｉＦｏ部の動作を説明するため
のタイムチャ−トで、（Ａ）はパタ−ンクロックＰＣ
Ｋ、（Ｂ）は入力端子Ｄi1に入力されるデ−タＤam（m=
1 〜n）、（Ｃ）は読込みカウンタ４２のカウント値、
（Ｄ）〜（Ｇ）はＤ型フリップフロップ４１9 〜４１12
のＱ出力、（Ｈ）はリ−ディングクロックＬＣＫの反転
信号、（Ｉ）は読出しカウンタ４４のカウント値、
（Ｊ）は出力端子Ｄo1から出力される出力信号Ｄam* で
ある。

【００３０】(1) Ｄ型フリップフロップ４１9 は、パタ
−ンクロックＰＣＫの入力によってデ−タＤa1を書き込
む。この時、読込みカウンタ４２もこのパタ−ンクロッ
クＰＣＫによって“１”にインクリメントされ、次のデ
−タＤa2を書き込むＤ型フリップフロップ４１10を指定
する。 (2) 一方、読出しカウンタ４４は、“０”になっている
ので、Ｄ型フリップフロップ４１9 のデ−タＤa1はその
ままデ−タセレクタ４１17の出力端子よりＡＮＤゲ−ト
３４1 に出力される。

【００３１】(3) 次のデ−タＤa2がＤi1端子から入力さ
れ、各ロック端子にパタ−ンクロックＰＣＫが入力され
ると、Ｄ型フリップフロップ４１10は、デ−タＤa2を書
き込む 。(4) 以下、同様のプロセスでＤ型フリップフロップ４
１11、４１12にデ−タＤa3、Ｄa4が書き込まれる。

【００３２】(5) デ−タＤa2〜Ｄa4の読出しは、リ−デ
ィングクロックＬＣＫに基づいて行われる。読出しカウ
ンタ４４のクロック端子にリ−ディングクロックＬＣＫ
◇が入力されると、読出しカウンタ４４は、“１”にイ
ンクリメントされ、Ｄ型フリップフロップ４１10が記憶
しているデ−タＤa2をデ−タセレクタ４１17の出力端子
Ｄ01よりＡＮＤゲ−ト３４1 に出力する。 (6) 以下、デ−タＤa3、Ｄa4についても同様なプロセス
が行われる。

【００３３】図４は、本発明の波形発生装置の動作を説
明するタイムチャ−トで、（Ａ）はパタ−ンクロックＰ
ＣＫ、（Ｂ）はパタ−ンデ−タＰda、（Ｃ）はＦｉＦｏ
４Ａの入力端子Ｄi1に入力されるデ−タＤam、（Ｄ）は
ＦｉＦｏ４Ｂの入力端子Ｄi1に入力されるデ−タＤbm、
（Ｅ）はＦｉＦｏ４Ａの入力端子Ｄi2に入力されるデ−
タＤcm、（Ｆ）はＦｉＦｏ４Ｂの入力端子Ｄi2に入力さ
れるデ−タＤdm、（Ｇ）はＦｉＦｏ４Ａの出力端子Ｄo1
から出力されるデ−タＤam* 、（Ｈ）はＦｉＦｏ４Ｂの
出力端子Ｄ01から出力されるデ−タＤbm* 、（Ｉ）はＦ
ｉＦｏ４Ｂの出力端子Ｄ02から出力されるデ−タＤdm*
、（Ｊ）はリ−ディングクロックＬＣＫ、（Ｋ）はト
レ−リングクロックＴＣＫ、（Ｌ）はＲＳフリップフロ
ップ３５の出力である。尚、ここでは、フォマットレジ
スタ３３のデ−タが（０，１）の場合、すなわち、ＲＺ
波形を得る場合について説明する。

【００３４】(1) パタ−ンデ−タＰadに基づいたデ−タ
Ｄa 〜Ｄd がパタ−ンクロックＰＣＫの入力によってＦ
ｉＦｏ４Ａ、４Ｂに書き込まれる。 (2) ＦｉＦｏ４Ａ、４Ｂに書き込まれたデ−タＤa 〜Ｄ
d は、読出しカウンタ４４が“０”になっているため、
そのまま、デ−タＤa*〜Ｄd*として出力端子Ｄo1,02 か
ら出力される。

【００３５】(3) この後、リ−ディングクロックＬＣＫ
がタイミングジェネレ−タ１からＦｉＦｏ４Ａとフォマ
ットマトリックス３４に出力される。この時、ＦｉＦｏ
４Ａは、出力端子Ｄo1よりハイレベル信号（以下、デ−
タＤa*）をＡＮＤゲ−ト３４1に出力している。ＡＮＤ
ゲ−ト３４1は、ＦｉＦｏ４Ａからのデ−タＤa*とリ−
ディングクロックＬＣＫに基づいてハイレベルの信号を
ＯＲゲ−ト３４2 に出力する（図１参照）。ＲＳフリッ
プフロップ３５は、このＯＲゲ−ト３４2 の信号に基づ
いてセットされ、Ｑ出力がハイレベルになる。尚、この
時、リセット側のＡＮＤゲ−ト３４4,6 及びＯＲゲ−ト
３４5 は、共にロ−レベル信号になっていてる。

【００３６】(4) ＦｉＦｏ４Ａは、続いて、リ−ディン
グクロックＬＣＫが立ち下がると、読出しカウンタ４４
が“１”にインクリメントされ、次のデ−タ（Ｄ形フリ
ップフロップ４１10のデ−タ）を選択する。しかし、Ｆ
ｉＦｏ４Ａは、まだ、次のデ−タが入力されていないた
めに、アンバリッドになる。 (5) 次のパタ−ンクロックＰＣＫが入力されると、Ｆｉ
Ｆｏ４Ａ、４Ｂは、次のデ−タＤa2〜Ｄd2が書き込まれ
る。この時、既に、読出しカウンタは、“１”になって
いるため、デ−タＤa2* 、Ｄc2* は、そのまま、出力端
子Ｄo1、Ｄ02から出力される。尚、この時、ＦｉＦｏ４
Ｂの読出しカウンタは、“０”のままで、Ｄb*、Ｄd*が
読出されている。

【００３７】(6) 次に、トレ−リングクロックＴＣＫが
タイミングジェネレ−タ１からＦｉＦｏ４Ｂとフォマッ
トマトリックス３４に出力される。トレ−リングクロッ
クＴＣＫの入力によって、ＡＮＤゲ−ト３４6 は、Ｆｉ
Ｆｏ４Ｂからのデ−タＤd*とトレ−リングクロックＴＣ
Ｋに基づいてハイレベルの信号をＯＲゲ−ト３４5 に出
力する。ＲＳフリップフロップ３５は、ＯＲゲ−ト３４
5 が出力するハイレベルの信号に基づいてリセットさ
れ、Ｑ出力がロ−レベル信号に反転する。

【００３８】(7) ＦｉＦｏ４Ｂは、トレ−リングクロッ
クが立ち下がると、読出しカウンタが“１”にインクリ
メントされ、次のデ−タを選択する。しかし、ＦｉＦｏ
４Ｂは、まだ、次のデ−タが入力されていないために、
アンバリッドになる。 (8) 再び、リ−ディングクロックＬＣＫがタイミングジ
ェネレ−タ１からＦｉＦｏ４Ａとフォマットマトリック
ス３４に出力される。しかし、ＲＳフリップフロップ
は、ＦｉＦｏ４Ａのデ−タＤa2* がロ−レベル信号であ
るために変化しない。 ＦｉＦｏ４Ａは、このリ−ディ
ングクロックＬＣＫの立ち下がりで、次のデ−タ（Ｄ型
フリップフロップ４１11のデ−タ）を選択する。しか
し、ＦｉＦｏ４Ａは、まだ、次のデ−タが入力されてい
ないために、アンバリッドになる。 (9) 以下、(1) 〜(7) のプロセスが繰り返される。尚、
トレ−リングクロックが入力される前に、最終段のＤ型
フリップフロップ（この場合は４段）までデ−タが記憶
されると誤動作になってしまうため、Ｄ型フリップフロ
ップの段数は大きめに構成しておいたほうが良い。この
ようにすることによって、数レ−トまで設定可能範囲を
広げることができる。

【００３９】

【発明の効果】以上詳細に説明したように、本発明の波
形発生装置は、リ−ディング用のＦｉＦｏとトレ−リン
グ用のＦｉＦｏによって前もって記憶しておいたフォマ
ットエンコ−ド回路のエンコ−ドしたデ−タを、リ−デ
ィングクロック／トレ−リングクロックに基づて、ＲＳ
フリップフロップに出力するようにしたものである。こ
のため、従来のようにフォマットエンコ−ド回路がデ−
タを切替える毎に発生していたアンバリッドの時間が生
じないので、誤動作を防止できると共に、波形設定が任
意に行うことができる。

【図面の簡単な説明】

【図１】本発明の波形発生装置の一実施例を示す構成ブ
ロック図である。

【図２】本発明の要部であるＦｉＦｏ部を抽出し示した
構成ブロック図である。

【図３】ＦｉＦｏ部の動作を説明するためのタイムチャ
−トである。

【図４】本発明の波形発生装置の動作を説明するタイム
チャ−トである。

【図５】従来の波形発生装置の構成ブロック図である。

【図６】従来の波形発生装置の動作を説明するタイムチ
ャ−トである。

【図７】フォマットレジスタ３３の真理値表を示した
図。

【図８】波形発生装置の動作状態の真理値表を示した
図。

【符号の説明】

３２ フォマットエンコ−ド回路 ３３ フォマットレジスタ ３４ フォマットマトリックス ４ ＦｉＦｏ部 ４Ａ、４Ｂ ＦｉＦｏ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パタ−ンデ−タとフォマットデ−タに基
   づいてフォマットエンコ−ド回路がエンコ−ドしたデ−
   タと、タイミングジェネレ−タの出力するリ−ディング
   クロック／トレ−リングクロックとに基づいてＲＳフリ
   ップフロップをセット及びリセットし、任意のデジタル
   パルス波形を得る波形発生装置であって、 前記フォマットエンコ−ド回路がエンコ−ドしたデ−タ
   を前記タイミングジェネレタが出力するパタ−ンクロッ
   クに基づいて記憶すると共に、前記タイミングジェネレ
   −タのリ−ディングクロックとトレ−リングクロックに
   基づいて読み出す記憶回路、 を設けたことを特徴とした波形発生装置。