JPH05119769A - 楽器自動演奏装置 - Google Patents
楽器自動演奏装置Info
- Publication number
- JPH05119769A JPH05119769A JP15719391A JP15719391A JPH05119769A JP H05119769 A JPH05119769 A JP H05119769A JP 15719391 A JP15719391 A JP 15719391A JP 15719391 A JP15719391 A JP 15719391A JP H05119769 A JPH05119769 A JP H05119769A
- Authority
- JP
- Japan
- Prior art keywords
- performance data
- key
- inter
- data
- music
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【目的】 先頭番地記憶容量を増加させることがなく、
記録再生時のダイレクトアクセス機能および応答性を向
上させる。 【構成】 ＣＰＵ６は、フロッピィディスク装置１８の
ディスク盤のインデックステーブルＩＴから、操作釦に
よって指定された曲番号に対応するアドレス（曲間コー
ドのアドレス）を読出す。次いで、ディスク盤の同アド
レス以降に収録されているデータ（演奏データ）を順次
ＲＡＭ１５の領域１５ｂおよび１５ｃへ転送する。
記録再生時のダイレクトアクセス機能および応答性を向
上させる。 【構成】 ＣＰＵ６は、フロッピィディスク装置１８の
ディスク盤のインデックステーブルＩＴから、操作釦に
よって指定された曲番号に対応するアドレス（曲間コー
ドのアドレス）を読出す。次いで、ディスク盤の同アド
レス以降に収録されているデータ（演奏データ）を順次
ＲＡＭ１５の領域１５ｂおよび１５ｃへ転送する。
Description
【０００１】
【産業上の利用分野】この発明は例えばピアノ自動演奏
装置等、演奏者の演奏過程を記憶手段に収録し、この収
録したデータに基づいて楽器を自動的に演奏する楽器自
動演奏装置に関する。
装置等、演奏者の演奏過程を記憶手段に収録し、この収
録したデータに基づいて楽器を自動的に演奏する楽器自
動演奏装置に関する。
【０００２】
【従来の技術】記憶された演奏データに基づいて自動的
に楽器を演奏する自動演奏装置は、種々のタイプのもの
が開発されている。例えば、ピアノ自動演奏装置は、ピ
アノの各キーおよび各ペダルの各々に対応して、キー駆
動用のソレノイドおよびペダル駆動用のペダルソレノイ
ドを設け、これらのソレノイドを、カセットテープある
いはフロッピィディスク等に記憶されている演奏データ
に基づいて自動的に駆動し、ピアノの自動演奏を行う。
に楽器を演奏する自動演奏装置は、種々のタイプのもの
が開発されている。例えば、ピアノ自動演奏装置は、ピ
アノの各キーおよび各ペダルの各々に対応して、キー駆
動用のソレノイドおよびペダル駆動用のペダルソレノイ
ドを設け、これらのソレノイドを、カセットテープある
いはフロッピィディスク等に記憶されている演奏データ
に基づいて自動的に駆動し、ピアノの自動演奏を行う。
【０００３】
【発明が解決しようとする課題】ところで、この種の自
動演奏装置の中には、楽曲の演奏データを旋律部と和声
部とに分割して記憶し、その各々の先頭番地を別々に記
憶するようにしたものがある。しかしながら、このよう
な方式によると、分離した旋律部と和声部のそれぞれの
先頭番地を個別に記憶しなければならないので、先頭番
地を記憶する領域が楽曲数の２倍（分離数倍）必要にな
る。また、再生時には旋律部と和声部とをアージャー
（混合器）等によって合成して演奏データを再構成する
必要が生じた。このように、従来の技術にあっては、演
奏データの分離、合成という複雑な処理を行わなければ
ならないため、記録再生時のダイレクトアクセス機能お
よび応答性に問題があった。また、先頭番地記憶容量が
増加するという問題もあった。この発明は上述した事情
に鑑みてなされたもので、先頭番地記憶容量を増加させ
ることがなく、また、記録再生時のダイレクトアクセス
機能および応答性を向上させることができる楽器自動演
奏装置を提供することを目的としている。
動演奏装置の中には、楽曲の演奏データを旋律部と和声
部とに分割して記憶し、その各々の先頭番地を別々に記
憶するようにしたものがある。しかしながら、このよう
な方式によると、分離した旋律部と和声部のそれぞれの
先頭番地を個別に記憶しなければならないので、先頭番
地を記憶する領域が楽曲数の２倍（分離数倍）必要にな
る。また、再生時には旋律部と和声部とをアージャー
（混合器）等によって合成して演奏データを再構成する
必要が生じた。このように、従来の技術にあっては、演
奏データの分離、合成という複雑な処理を行わなければ
ならないため、記録再生時のダイレクトアクセス機能お
よび応答性に問題があった。また、先頭番地記憶容量が
増加するという問題もあった。この発明は上述した事情
に鑑みてなされたもので、先頭番地記憶容量を増加させ
ることがなく、また、記録再生時のダイレクトアクセス
機能および応答性を向上させることができる楽器自動演
奏装置を提供することを目的としている。
【０００４】
【課題を解決するための手段】この発明は、上記課題を
解決するために、複数楽曲の演奏データを記録する際
に、各演奏データの記憶領域の先頭番地に曲間コードを
記録し、それに続けて各演奏データを楽曲の進行順に連
続的に記憶する記憶手段と、前記各曲間コードの番地を
記憶順に連続的に記憶する先頭番地記憶手段と、前記演
奏データの再生時に、前記先頭番地記憶手段に記憶され
た曲間コードの番地に基づき、外部からの再生指示に従
って各演奏データの再生を行う再生手段とを具備するこ
とを特徴とする。また、第２の発明としては、前記制御
手段が、前記演奏データの重ね記録時において、前記先
頭番地記憶手段に記憶された曲間コードの番地に基づ
き、外部からの記録指示に従って各演奏データの記録を
行うことを特徴とする。
解決するために、複数楽曲の演奏データを記録する際
に、各演奏データの記憶領域の先頭番地に曲間コードを
記録し、それに続けて各演奏データを楽曲の進行順に連
続的に記憶する記憶手段と、前記各曲間コードの番地を
記憶順に連続的に記憶する先頭番地記憶手段と、前記演
奏データの再生時に、前記先頭番地記憶手段に記憶され
た曲間コードの番地に基づき、外部からの再生指示に従
って各演奏データの再生を行う再生手段とを具備するこ
とを特徴とする。また、第２の発明としては、前記制御
手段が、前記演奏データの重ね記録時において、前記先
頭番地記憶手段に記憶された曲間コードの番地に基づ
き、外部からの記録指示に従って各演奏データの記録を
行うことを特徴とする。
【０００５】
【作用】前記制御手段が、先頭番地記憶手段内の曲間コ
ードの番地を調べることによって所望の楽曲の演奏デー
タをアクセスすることができる。
ードの番地を調べることによって所望の楽曲の演奏デー
タをアクセスすることができる。
【０００６】
【実施例】以下、図面を参照しこの発明の一実施例につ
いて説明する。図１はこの発明によるピアノ自動演奏装
置の構成を示すブロック図であり、この図に示す自動演
奏装置は、ピアノ演奏者の演奏に関するデータ（演奏デ
ータ）を収録する機能および収録した演奏データを再生
する機能（ピアノを自動的に演奏する機能）を共に有し
ている。
いて説明する。図１はこの発明によるピアノ自動演奏装
置の構成を示すブロック図であり、この図に示す自動演
奏装置は、ピアノ演奏者の演奏に関するデータ（演奏デ
ータ）を収録する機能および収録した演奏データを再生
する機能（ピアノを自動的に演奏する機能）を共に有し
ている。
【０００７】以下、まず主な構成要素から説明する。図
１において、符号１はピアノの鍵盤であり、この鍵盤１
の各キーには各々、第１、第２のキースイッチおよびキ
ー駆動用のソレノイド２、２…が設けられている。この
場合、第１、第２のキースイッチは各々、キーが操作さ
れた場合に、異なるタイミングでオン状態となる。すな
わち、キーが操作されると、まず第１のキースイッチが
オン状態となり、次いで第２のキースイッチがオン状態
となる。キースイッチ群３は各キーに設けられたキース
イッチの集合を示すブロックである。キー情報発生回路
４は、キースイッチ群３の各キースイッチの出力を常時
走査することにより、各キーのオン／オフ状態を常時検
出する。そして、新たにキーが押下された場合は、同キ
ーのキーコードＫＣおよび打鍵強度データＳＤを内部の
レジスタに書込み、また、キーが離鍵された場合は、同
レジスタに書込まれたキーコードＫＣおよび打鍵強度デ
ータＳＤを消去する。上記レジスタの内容がバスライン
５へ出力される。なお、打鍵強度データＳＤは、各キー
の第１キースイッチがオンとなった時点から第２キース
イッチがオンとなるまでの時間を計測することにより求
められる。また、上記レジスタは、同時に複数のキーが
押下される場合を考慮し、複数個設けられている。
１において、符号１はピアノの鍵盤であり、この鍵盤１
の各キーには各々、第１、第２のキースイッチおよびキ
ー駆動用のソレノイド２、２…が設けられている。この
場合、第１、第２のキースイッチは各々、キーが操作さ
れた場合に、異なるタイミングでオン状態となる。すな
わち、キーが操作されると、まず第１のキースイッチが
オン状態となり、次いで第２のキースイッチがオン状態
となる。キースイッチ群３は各キーに設けられたキース
イッチの集合を示すブロックである。キー情報発生回路
４は、キースイッチ群３の各キースイッチの出力を常時
走査することにより、各キーのオン／オフ状態を常時検
出する。そして、新たにキーが押下された場合は、同キ
ーのキーコードＫＣおよび打鍵強度データＳＤを内部の
レジスタに書込み、また、キーが離鍵された場合は、同
レジスタに書込まれたキーコードＫＣおよび打鍵強度デ
ータＳＤを消去する。上記レジスタの内容がバスライン
５へ出力される。なお、打鍵強度データＳＤは、各キー
の第１キースイッチがオンとなった時点から第２キース
イッチがオンとなるまでの時間を計測することにより求
められる。また、上記レジスタは、同時に複数のキーが
押下される場合を考慮し、複数個設けられている。
【０００８】ＣＰＵ（中央処理装置）６はＲＯＭ（リー
ドオンリメモリ）７に記憶されているプログラムに基づ
いて装置各部を制御するもので、バスライン５を介して
装置各部と接続されている。操作部８は演奏データの収
録開始時あるいは再生開始時に押すスタートスイッチ、
演奏データの収録終了時あるいは再生終了時に押すスト
ップスイッチ、演奏データの収録／再生を切換える収録
／再生切換えスイッチおよび曲番号を指定するための例
えばテンキー等からなる操作釦を有して構成されるもの
で、各スイッチおよび操作釦の出力はコード化されバス
ライン５へ出力される。ソレノイド駆動回路１１は、Ｃ
ＰＵ６からバスライン５およびアウトプットインターフ
ェイス１２を介して供給されるソレノイド駆動データＳ
ＫＤに基づいて、周期が一定で、かつ同データＳＫＤに
対応するパルス幅を有するソレノイド駆動信号を作成
し、このソレノイド駆動信号をＣＰＵ６から供給される
キーアドレスＫＡに対応するソレノイド２へ出力する。
ドオンリメモリ）７に記憶されているプログラムに基づ
いて装置各部を制御するもので、バスライン５を介して
装置各部と接続されている。操作部８は演奏データの収
録開始時あるいは再生開始時に押すスタートスイッチ、
演奏データの収録終了時あるいは再生終了時に押すスト
ップスイッチ、演奏データの収録／再生を切換える収録
／再生切換えスイッチおよび曲番号を指定するための例
えばテンキー等からなる操作釦を有して構成されるもの
で、各スイッチおよび操作釦の出力はコード化されバス
ライン５へ出力される。ソレノイド駆動回路１１は、Ｃ
ＰＵ６からバスライン５およびアウトプットインターフ
ェイス１２を介して供給されるソレノイド駆動データＳ
ＫＤに基づいて、周期が一定で、かつ同データＳＫＤに
対応するパルス幅を有するソレノイド駆動信号を作成
し、このソレノイド駆動信号をＣＰＵ６から供給される
キーアドレスＫＡに対応するソレノイド２へ出力する。
【０００９】次に、図１に示す装置の動作について説明
する。 〔１〕 演奏データ収録時の動作 この場合、演奏者は操作部８の収録／再生切換えスイッ
チを収録側へ投入した後、スタートスイッチを押し、以
後鍵盤１によってピアノ演奏を行い、第１曲目の演奏が
終了した時点でストップスイッチを押す。第２曲目を続
けて演奏する場合は、再びスタートスイッチを押し、演
奏終了時点でストップスイッチを押す。第３曲目以降も
同様である。スタートスイッチが押されると、ＣＰＵ６
は、まず各ビットが全て“０”の曲間コード（図５
（イ）における符号ＭＣ−１）を図２に示すＲＡＭ（ラ
ンダムアクセスメモリ）１５の領域１５ｂの先頭番地に
書込む。以後ＣＰＵ６は、一定時間（例えば、４ｍse
c）が経過するたびにキー情報発生回路４内のレジスタ
に記憶されているデータをＲＡＭ１５の領域１５ａへ書
込み、次いで、書込まれたデータと、前回（４ｍsec
前）の領域１５ａに書込まれたデータとを比較すること
により、鍵盤１の押鍵状態の変化（以下、この変化をイ
ベントと称す）を検出する。例えば、ＣＰＵ６が図３に
示す４ｍsec毎の時刻ｔ1〜ｔ6においてイ ベント検出を
行う場合において、時刻ｔaでキーＦ3（第３オクターブ
Ｆ音のキー）がオン、時刻ｔbでキー Ｆ3がオフとなっ
たとすると、時刻ｔ2およびｔ5におい てイベントが検
出され、また、時刻ｔ1、ｔ3、ｔ4、ｔ6においてはイベ
ントが検出されない。そして、イベントが検出されない
場合は何の処理も行われないが、検出された場合は、Ｃ
ＰＵ６が次の処理を行う。すなわち、まずキーオンが検
出された場合は、図４（イ）に示すように、押下された
キーのキーコードＫＣ、キーオンコード（“１”）同キ
ーの打鍵強度データＳＤおよび前回イベントが検出され
た時点から今回のイベント検出時までの時間を示す時間
データＴＤからなるデータブロックＤＢをＲＡＭ１５の
領域１５ｂに書込む。また、キーオフが検出された場合
は、図４（ロ）に示すように、離鍵されたキーのキーコ
ードＫＣ、キーオフコード（“０”）および前回イベン
トが検出された時点から今回のイベント検出時までの時
間データＴＤからなるデータブロックＤＢをＲＡＭ１５
の領域１５ｂに書込む。この場合、例えば図３に示す時
刻ｔ5におけるイベント検出時の時間データＴＤは、同
図に示す時間Ｔ1に対応するデータとなる。
する。 〔１〕 演奏データ収録時の動作 この場合、演奏者は操作部８の収録／再生切換えスイッ
チを収録側へ投入した後、スタートスイッチを押し、以
後鍵盤１によってピアノ演奏を行い、第１曲目の演奏が
終了した時点でストップスイッチを押す。第２曲目を続
けて演奏する場合は、再びスタートスイッチを押し、演
奏終了時点でストップスイッチを押す。第３曲目以降も
同様である。スタートスイッチが押されると、ＣＰＵ６
は、まず各ビットが全て“０”の曲間コード（図５
（イ）における符号ＭＣ−１）を図２に示すＲＡＭ（ラ
ンダムアクセスメモリ）１５の領域１５ｂの先頭番地に
書込む。以後ＣＰＵ６は、一定時間（例えば、４ｍse
c）が経過するたびにキー情報発生回路４内のレジスタ
に記憶されているデータをＲＡＭ１５の領域１５ａへ書
込み、次いで、書込まれたデータと、前回（４ｍsec
前）の領域１５ａに書込まれたデータとを比較すること
により、鍵盤１の押鍵状態の変化（以下、この変化をイ
ベントと称す）を検出する。例えば、ＣＰＵ６が図３に
示す４ｍsec毎の時刻ｔ1〜ｔ6においてイ ベント検出を
行う場合において、時刻ｔaでキーＦ3（第３オクターブ
Ｆ音のキー）がオン、時刻ｔbでキー Ｆ3がオフとなっ
たとすると、時刻ｔ2およびｔ5におい てイベントが検
出され、また、時刻ｔ1、ｔ3、ｔ4、ｔ6においてはイベ
ントが検出されない。そして、イベントが検出されない
場合は何の処理も行われないが、検出された場合は、Ｃ
ＰＵ６が次の処理を行う。すなわち、まずキーオンが検
出された場合は、図４（イ）に示すように、押下された
キーのキーコードＫＣ、キーオンコード（“１”）同キ
ーの打鍵強度データＳＤおよび前回イベントが検出され
た時点から今回のイベント検出時までの時間を示す時間
データＴＤからなるデータブロックＤＢをＲＡＭ１５の
領域１５ｂに書込む。また、キーオフが検出された場合
は、図４（ロ）に示すように、離鍵されたキーのキーコ
ードＫＣ、キーオフコード（“０”）および前回イベン
トが検出された時点から今回のイベント検出時までの時
間データＴＤからなるデータブロックＤＢをＲＡＭ１５
の領域１５ｂに書込む。この場合、例えば図３に示す時
刻ｔ5におけるイベント検出時の時間データＴＤは、同
図に示す時間Ｔ1に対応するデータとなる。
【００１０】このように、ＣＰＵ６は４ｍsec毎にイベ
ントチェックを行ない、イベントが検出されるたびに状
態が変化したキーのキーコードＫＣおよび時間データ等
を含むデータブロックＤＢをＲＡＭ１５の領域１５ｂに
書込んでいく（図５（イ）における符号ＤＢ−１、ＤＥ
−２、…参照）。そして、領域１５ｂがＦｕLL（満ぱ
い）の状態になった時点で、領域１５ｂ内のデータを順
次ディスクコントローラ１７を介してフロッピィディス
ク装置１８（記憶手段）へ転送し、同装置１８のディス
ク盤に書込む。また、この書込みの間に発生するイベン
トに係るデータはＲＡＭ１５の領域１５ｃに順次書き込
まれる。領域１５ｃがＦｕLLの状態になった場合は、同
領域１５ｃのデータがディスク盤へ書込まれ、また、新
たなデータが領域１５ｂに書込まれる。そして、演奏者
が第１曲目の演奏を終了し、ストップスイッチを押す
と、ＣＰＵ６が図５（イ）に示す曲間コードＭＣ−２を
ＲＡＭ１５の領域１５ｂ（または１５ｃ）に書込み、次
いで、ＲＡＭ１５の領域１５ｂ（または１５ｃ）内のデ
ータをディスク盤へ転送する。次に、ＣＰＵ６は、スタ
ートスイッチが押下された時点で書込まれた曲間コード
ＭＣ−１のアドレス（ディスク盤のアドレス）をディス
ク盤の別のトラックに書込む（図５（ロ）参照）。
ントチェックを行ない、イベントが検出されるたびに状
態が変化したキーのキーコードＫＣおよび時間データ等
を含むデータブロックＤＢをＲＡＭ１５の領域１５ｂに
書込んでいく（図５（イ）における符号ＤＢ−１、ＤＥ
−２、…参照）。そして、領域１５ｂがＦｕLL（満ぱ
い）の状態になった時点で、領域１５ｂ内のデータを順
次ディスクコントローラ１７を介してフロッピィディス
ク装置１８（記憶手段）へ転送し、同装置１８のディス
ク盤に書込む。また、この書込みの間に発生するイベン
トに係るデータはＲＡＭ１５の領域１５ｃに順次書き込
まれる。領域１５ｃがＦｕLLの状態になった場合は、同
領域１５ｃのデータがディスク盤へ書込まれ、また、新
たなデータが領域１５ｂに書込まれる。そして、演奏者
が第１曲目の演奏を終了し、ストップスイッチを押す
と、ＣＰＵ６が図５（イ）に示す曲間コードＭＣ−２を
ＲＡＭ１５の領域１５ｂ（または１５ｃ）に書込み、次
いで、ＲＡＭ１５の領域１５ｂ（または１５ｃ）内のデ
ータをディスク盤へ転送する。次に、ＣＰＵ６は、スタ
ートスイッチが押下された時点で書込まれた曲間コード
ＭＣ−１のアドレス（ディスク盤のアドレス）をディス
ク盤の別のトラックに書込む（図５（ロ）参照）。
【００１１】次に、演奏者が、第２曲目の演奏をすべく
再びスタートスイッチを押すと、上述した場合と全く同
様に、ＲＡＭ１５の領域１５ｂの先頭番地に曲間コード
ＭＣ−３（図５（イ）参照）が書込まれ、以後、演奏者
の第２曲目の演奏に従って、ＲＡＭ１５の領域１５ｂお
よび１５ｃ内のデータブロックＤＢが書込まれる。ま
た、書込まれたデータブロックＤＢは順次ディスク盤へ
転送される。そして、演奏者が第２曲目の演奏を終了
し、ストップスイッチを押すと、図５（イ）に示す曲間
コードＭＣ−４が領域１５ｂ（または１５ｃ）に書込ま
れ、次いで、領域１５ｂ（または１５ｃ）内のデータが
ディスク盤へ転送される。次に、曲間コードＭＣ−３の
アドレス（ディスク盤のアドレス）が前述したディスク
盤の別のトラックに曲間コードＭＣ−１のアドレスに続
けて書込まれる（図５（ロ）参照）。以下同様に、演奏
者が第３曲目、第４曲目…と演奏を続けていくと、演奏
者の演奏に係るデータブロックＤＢが順次ディスク盤に
書込まれると共に、曲間コードのアドレスがディスク盤
の別のトラックに書込まれ、これにより、ディスク盤の
同トラックに図５（ロ）に示すインデックステーブルＩ
Ｔが作成される。
再びスタートスイッチを押すと、上述した場合と全く同
様に、ＲＡＭ１５の領域１５ｂの先頭番地に曲間コード
ＭＣ−３（図５（イ）参照）が書込まれ、以後、演奏者
の第２曲目の演奏に従って、ＲＡＭ１５の領域１５ｂお
よび１５ｃ内のデータブロックＤＢが書込まれる。ま
た、書込まれたデータブロックＤＢは順次ディスク盤へ
転送される。そして、演奏者が第２曲目の演奏を終了
し、ストップスイッチを押すと、図５（イ）に示す曲間
コードＭＣ−４が領域１５ｂ（または１５ｃ）に書込ま
れ、次いで、領域１５ｂ（または１５ｃ）内のデータが
ディスク盤へ転送される。次に、曲間コードＭＣ−３の
アドレス（ディスク盤のアドレス）が前述したディスク
盤の別のトラックに曲間コードＭＣ−１のアドレスに続
けて書込まれる（図５（ロ）参照）。以下同様に、演奏
者が第３曲目、第４曲目…と演奏を続けていくと、演奏
者の演奏に係るデータブロックＤＢが順次ディスク盤に
書込まれると共に、曲間コードのアドレスがディスク盤
の別のトラックに書込まれ、これにより、ディスク盤の
同トラックに図５（ロ）に示すインデックステーブルＩ
Ｔが作成される。
【００１２】〔２〕 演奏データ再生時の動作 この場合、操作者は、まず操作部８の収録／再生切換え
スイッチを再生側へ投入した後、操作部８の操作釦によ
って曲番号を指定し、そして、スタートスイッチを押
す。スタートスイッチが押されると、ＣＰＵ６は、まず
フロッピィディスク装置１８のディスク盤のインデック
ステーブルＩＴ（図５（ロ））から、操作釦によって指
定された曲番号に対応するアドレス（曲間コードのアド
レス）を読出す。次いで、ディスク盤の同アドレス以降
に収録されているデータを順次ＲＡＭ１５の領域１５ｂ
および１５ｃへ転送する。ここで、説明の便宜上、操作
者が第１曲目を指定し、したがって、図５（イ）に示す
データブロックＤＢ−１、ＤＢ−２……が領域１５ｂの
先頭番地から順に書込まれたとする。また、データブロ
ックＤＢ、データブロックＤＢ−２は図４（ロ）に示す
キーオフ時のデータブロックＤＢであるとする。領域１
５ｂおよび１５ｃへのデータ転送が終了すると、次に、
ＣＰＵ６は領域１５ｂの先頭番地のデータブロックＤＢ
−１を読出し、領域１５ａへ書込む。以後、ＣＰＵ６
は、領域１５ａに書込まれたデータブロックＤＢ−１の
時間データＴＤに対応する時間を計測する。そして、時
間データＴＤに対応する時間が経過した時点で領域１５
ｂから次のデータブロックＤＢ−２を読出し、領域１５
ａに書込む。以後、ＣＰＵ６はデータブロックＤＢ−２
の時間データＴＤに対応する時間を計測すると共に、領
域１５ａ内のデータブロックＤＢ−１のキーコードＫＣ
および打鍵強度データＳＤの処理を行う。すなわち、デ
ータブロックＤＢ−１の打鍵強度データＳＤをソレノイ
ド２の特性に応じて変換し、この結果得られるソレノイ
ド駆動データＳＫＤをキーに対応するキーアドレスＫＡ
と共にアウトプットインターフェイス１２へ出力する。
アウトプットインターフェイス１２は供給されたソレノ
イド駆動データＳＫＤおよびキーアドレスＫＡを記憶
し、また、記憶したデータＳＫＤおよびキーアドレスＫ
Ａをソレノイド駆動回路１１へ出力する。これにより、
データブロックＤＢ−１のキーコードＫＣに対応するソ
レノイド２のプランジャが、打鍵強度データＳＤに対応
する速さで駆動され、ソレノイド２のプランジャにより
上記キーコードＫＣに対応するキーが駆動され、同キー
の発音が発生する。なお、上述した打鍵強度データＳＤ
からソレノイド駆動データＳＫＤへの変換は、ＲＯＭ７
内に予め記憶されている変換テーブルに基づいて行なわ
れる。
スイッチを再生側へ投入した後、操作部８の操作釦によ
って曲番号を指定し、そして、スタートスイッチを押
す。スタートスイッチが押されると、ＣＰＵ６は、まず
フロッピィディスク装置１８のディスク盤のインデック
ステーブルＩＴ（図５（ロ））から、操作釦によって指
定された曲番号に対応するアドレス（曲間コードのアド
レス）を読出す。次いで、ディスク盤の同アドレス以降
に収録されているデータを順次ＲＡＭ１５の領域１５ｂ
および１５ｃへ転送する。ここで、説明の便宜上、操作
者が第１曲目を指定し、したがって、図５（イ）に示す
データブロックＤＢ−１、ＤＢ−２……が領域１５ｂの
先頭番地から順に書込まれたとする。また、データブロ
ックＤＢ、データブロックＤＢ−２は図４（ロ）に示す
キーオフ時のデータブロックＤＢであるとする。領域１
５ｂおよび１５ｃへのデータ転送が終了すると、次に、
ＣＰＵ６は領域１５ｂの先頭番地のデータブロックＤＢ
−１を読出し、領域１５ａへ書込む。以後、ＣＰＵ６
は、領域１５ａに書込まれたデータブロックＤＢ−１の
時間データＴＤに対応する時間を計測する。そして、時
間データＴＤに対応する時間が経過した時点で領域１５
ｂから次のデータブロックＤＢ−２を読出し、領域１５
ａに書込む。以後、ＣＰＵ６はデータブロックＤＢ−２
の時間データＴＤに対応する時間を計測すると共に、領
域１５ａ内のデータブロックＤＢ−１のキーコードＫＣ
および打鍵強度データＳＤの処理を行う。すなわち、デ
ータブロックＤＢ−１の打鍵強度データＳＤをソレノイ
ド２の特性に応じて変換し、この結果得られるソレノイ
ド駆動データＳＫＤをキーに対応するキーアドレスＫＡ
と共にアウトプットインターフェイス１２へ出力する。
アウトプットインターフェイス１２は供給されたソレノ
イド駆動データＳＫＤおよびキーアドレスＫＡを記憶
し、また、記憶したデータＳＫＤおよびキーアドレスＫ
Ａをソレノイド駆動回路１１へ出力する。これにより、
データブロックＤＢ−１のキーコードＫＣに対応するソ
レノイド２のプランジャが、打鍵強度データＳＤに対応
する速さで駆動され、ソレノイド２のプランジャにより
上記キーコードＫＣに対応するキーが駆動され、同キー
の発音が発生する。なお、上述した打鍵強度データＳＤ
からソレノイド駆動データＳＫＤへの変換は、ＲＯＭ７
内に予め記憶されている変換テーブルに基づいて行なわ
れる。
【００１３】次いで、領域１５ａ内のデータブロックＤ
Ｂ−２の時間データＴＤに対応する時間が経過すると、
ＣＰＵ６が領域１５ｂから次のデータブロックＤＢ−３
を読出し、領域１５ａに書込む。以後、ＣＰＵ６はデー
タブロックＤＢ−３の時間データＴＤに対応する時間を
計測する。また、ＣＰＵ６は領域１５ａ内のデータブロ
ックＤＢ−２のキーオフコード（“０”）およびキーコ
ードＫＣに基づいて、アウトプットインターフェイス１
２に記憶されているソレノイド駆動データＳＫＤをクリ
アする。これにより、データブロックＤＢ−２のキーコ
ードＫＣに対応するソレノイド２へ印加されていたソレ
ノイド駆動信号がオフとされ、キーの楽音が停止する。
以下、上述した動作が繰り返され、ピアノの自動演奏が
行なわれる。そして、領域１５ｂ内の全データの自動演
奏が終了すると、引き続いて領域１５ｃ内のデータに基
づいて自動演奏が行われ、また、領域１５ｂには次のデ
ータがフロッピィディスク装置１８のディスク盤から転
送される。以下、領域１５ｃおよび１５ｂ内のデータが
交互に自動演奏され、また、領域１５ｂ、１５ｃ内のデ
ータによる自動演奏が終了する毎に、新たなデータがデ
ィスク盤から転送される。
Ｂ−２の時間データＴＤに対応する時間が経過すると、
ＣＰＵ６が領域１５ｂから次のデータブロックＤＢ−３
を読出し、領域１５ａに書込む。以後、ＣＰＵ６はデー
タブロックＤＢ−３の時間データＴＤに対応する時間を
計測する。また、ＣＰＵ６は領域１５ａ内のデータブロ
ックＤＢ−２のキーオフコード（“０”）およびキーコ
ードＫＣに基づいて、アウトプットインターフェイス１
２に記憶されているソレノイド駆動データＳＫＤをクリ
アする。これにより、データブロックＤＢ−２のキーコ
ードＫＣに対応するソレノイド２へ印加されていたソレ
ノイド駆動信号がオフとされ、キーの楽音が停止する。
以下、上述した動作が繰り返され、ピアノの自動演奏が
行なわれる。そして、領域１５ｂ内の全データの自動演
奏が終了すると、引き続いて領域１５ｃ内のデータに基
づいて自動演奏が行われ、また、領域１５ｂには次のデ
ータがフロッピィディスク装置１８のディスク盤から転
送される。以下、領域１５ｃおよび１５ｂ内のデータが
交互に自動演奏され、また、領域１５ｂ、１５ｃ内のデ
ータによる自動演奏が終了する毎に、新たなデータがデ
ィスク盤から転送される。
【００１４】以上説明したように、この実施例によれ
ば、例えば収録時、操作部８のＲＥＣ操作キーを操作す
ることによりレコーディングポインタが必ず最終曲のＥ
ＮＤ部分に移動し、いちいち曲の空いている所をさがす
必要もなく、また、ＲＥＣ操作キーを操作後、操作部８
の曲番号を指定する操作ボタンを押すことにより、任意
の曲の頭から重ね収録もできる等の効果が得られる。な
お、図５（イ）に示す曲間コードＭＣ−２、ＭＣ−４…
…は一曲の自動演奏の終了を検知するために用いられ
る。
ば、例えば収録時、操作部８のＲＥＣ操作キーを操作す
ることによりレコーディングポインタが必ず最終曲のＥ
ＮＤ部分に移動し、いちいち曲の空いている所をさがす
必要もなく、また、ＲＥＣ操作キーを操作後、操作部８
の曲番号を指定する操作ボタンを押すことにより、任意
の曲の頭から重ね収録もできる等の効果が得られる。な
お、図５（イ）に示す曲間コードＭＣ−２、ＭＣ−４…
…は一曲の自動演奏の終了を検知するために用いられ
る。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、曲間コードを各演奏データの先頭に付与し、その曲
間コードのアドレスに基づいて記憶領域を指定して記憶
再生するので、先頭番地記憶容量を増加させることがな
く、また、記録再生時のダイレクトアクセス機能および
応答性を向上させることができる。
ば、曲間コードを各演奏データの先頭に付与し、その曲
間コードのアドレスに基づいて記憶領域を指定して記憶
再生するので、先頭番地記憶容量を増加させることがな
く、また、記録再生時のダイレクトアクセス機能および
応答性を向上させることができる。
【図１】 この発明の一実施例の構成を示すブロック図
である。
である。
【図２】 図１に示すＲＡＭ１５の記憶領域を示す図で
ある。
ある。
【図３】 イベント検出を説明するためのタイミングチ
ャートである。
ャートである。
【図４】 図１におけるフロッピィディスク装置１８の
ディスク盤に書込まれるデータの形式を示す図である。
ディスク盤に書込まれるデータの形式を示す図である。
【図５】 ディスク盤に書込まれるデータブロックＤＢ
−１、ＤＢ−２……、曲間コードＭＣ−１、ＭＣ−２…
…、およびディスク盤内に作成されるエンデックステー
ブルＩＴを示す図である。
−１、ＤＢ−２……、曲間コードＭＣ−１、ＭＣ−２…
…、およびディスク盤内に作成されるエンデックステー
ブルＩＴを示す図である。
【符号の説明】 ６……中央処理装置（ＣＰＵ）、７……リードオンリメ
モリ（ＲＯＭ）、１５……ランダムアクセスメモリ、
（ＲＡＭ）、１８……記憶手段（フロッピイディスク装
置）。
モリ（ＲＯＭ）、１５……ランダムアクセスメモリ、
（ＲＡＭ）、１８……記憶手段（フロッピイディスク装
置）。
Claims (2)
- 【請求項１】 複数楽曲の演奏データを記録する際に、
各演奏データの記憶領域の先頭番地に曲間コードを記録
し、それに続けて各演奏データを楽曲の進行順に連続的
に記憶する記憶手段と、 前記各曲間コードの番地を記憶順に連続的に記憶する先
頭番地記憶手段と、 前記演奏データの再生時に、前記先頭番地記憶手段に記
憶された曲間コードの番地に基づき、外部からの再生指
示に従って各演奏データの再生を行う制御手段とを具備
することを特徴とする楽器自動演奏装置。 - 【請求項２】 複数楽曲の演奏データを記録する際に、
各演奏データの記憶領域の先頭番地に曲間コードを記録
し、それに続けて各演奏データを楽曲の進行順に連続的
に記憶する記憶手段と、 前記各曲間コードの番地を記憶順に連続的に記憶する先
頭番地記憶手段と、 前記演奏データの重ね記録時において、前記先頭番地記
憶手段に記憶された曲間コードの番地に基づき、外部か
らの記録指示に従って各演奏データの記録を行う制御手
段とを具備することを特徴とする楽器自動演奏装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157193A JPH0812550B2 (ja) | 1991-06-27 | 1991-06-27 | 楽器自動演奏装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157193A JPH0812550B2 (ja) | 1991-06-27 | 1991-06-27 | 楽器自動演奏装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119769A true JPH05119769A (ja) | 1993-05-18 |
| JPH0812550B2 JPH0812550B2 (ja) | 1996-02-07 |
Family
ID=15644236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157193A Expired - Lifetime JPH0812550B2 (ja) | 1991-06-27 | 1991-06-27 | 楽器自動演奏装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812550B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456417A (en) * | 1977-10-13 | 1979-05-07 | Sanyo Electric Co Ltd | Automatic performance apparatus |
-
1991
- 1991-06-27 JP JP3157193A patent/JPH0812550B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456417A (en) * | 1977-10-13 | 1979-05-07 | Sanyo Electric Co Ltd | Automatic performance apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0812550B2 (ja) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0136637B2 (ja) | ||
| JPH0428313B2 (ja) | ||
| JPH05119769A (ja) | 楽器自動演奏装置 | |
| JPH0125993Y2 (ja) | ||
| JP2519623Y2 (ja) | 自動演奏装置 | |
| JP2660462B2 (ja) | 自動演奏装置 | |
| JPH0125989Y2 (ja) | ||
| JPH0125992Y2 (ja) | ||
| JP3389606B2 (ja) | 演奏情報分離装置及び自動演奏装置 | |
| JP2625800B2 (ja) | 自動演奏装置 | |
| JPH07113829B2 (ja) | 自動演奏装置 | |
| JPH043352Y2 (ja) | ||
| JPH0430638Y2 (ja) | ||
| JPH0511593Y2 (ja) | ||
| JP2001154670A (ja) | 曲データ再生装置、方法及び記録媒体 | |
| JP2890873B2 (ja) | 自動演奏装置 | |
| JPS6356559B2 (ja) | ||
| JPH0511749A (ja) | 楽器自動演奏装置 | |
| JPH0531160B2 (ja) | ||
| JPH044596B2 (ja) | ||
| JPH0353636B2 (ja) | ||
| JPH079247Y2 (ja) | カラオケ用再生装置 | |
| JPH0436395B2 (ja) | ||
| JPS6250915B2 (ja) | ||
| JPS6242514B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |