JPH0511749A - 楽器自動演奏装置 - Google Patents

Abstract

(57)【要約】 【目的】 記録媒体の使用量を削減するデータ圧縮、演
奏状態に応じて情報量の異なる演奏データの効率的で正
確な記録、再生および再生時の演奏データの早送り、早
戻しを好適に実現する楽器自動演奏装置の提供。 【構成】 演奏記録に際し、各曲の先頭を示す曲間コー
ドＭＣに続いて、演奏データの全情報量を示す２語長の
第１ワード数データＷＤ１，２語長のタイマデータＴ
Ｄ，演奏状態に応じて変化する可変長のイベントデータ
ＥＤ，早戻し時に参照する第１ワード数データと同一の
第２ワード数データＷＤ２の４データから構成された記
録形態を成す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、演奏者の演奏過程を記
録し、この記録したデータに基づいて楽器を自動演奏す
るに際し、特に演奏データの早送り、早戻しに有効な楽
器自動演奏装置に関する。

【０００２】

【従来技術】従来より、楽器自動演奏装置として、例え
ば、図１に示すようなピアノ自動演奏装置が知られてい
る。すなわち、ピアノのキー（鍵）１の操作部１ａを押
下すると、支点２を中心としてキー１が回動し、その後
端部１ｂが上方へ移動する。この後端部１ｂの移動はピ
アノアクション３を介してハンマー４へ伝達され、これ
により、ハンマー４が弦５を打撃する。一方、キー１の
操作部１ａを押下すると、可動バネ６および接点７から
なるキースイッチ８がオン状態となる。また、弦５にお
いて発生した楽音はマイクロフォン９によって収録さ
れ、記録制御回路１０へ供給される。なお、マイクロフ
ォン９は通常１台のピアノに１個、もしくは、２個設け
られる。記録制御回路１０はキースイッチ８の出力に基
づいてキー１が押下されたことを検知し、この押下キー
１のキーコードをカセットテープ方式のデータレコーダ
１１へ出力する。また、同時に、記録制御回路１０はマ
イクロフォン９の出力に基づいてキー１の打撃強度を検
出し、検出した打撃強度に対応する打鍵強度データをデ
ータレコーダ１１へ出力する。データレコーダ１１はピ
アノの演奏開始と同時に記録状態とされ（カセットテー
プの回転が開始され）、上述したキーコードおよび打鍵
強度データを実時間で順次記録していく。以上が、演奏
データの収録過程である。次に、収録した演奏データを
再生する場合は、データレコーダ１１が収録したデータ
を順次、実時間で再生ロジック回路１２へ出力する。再
生ロジック回路１２はデータレコーダ１１から供給され
たデータに基づいてキーコードおよび打鍵強度データを
再生し、ソレノイド駆動回路１３へ出力する。ソレノイ
ド駆動回路１３は供給されたキーコードおよび打鍵強度
データに基づいてソレノイド駆動信号を作成し、供給さ
れたキーコードに対応するソレノイド１４へ出力する。
これにより、ソレノイド１４のプランジャ１４ａが打鍵
強度データに対応する速度で上方へ駆動され、プランジ
ャ１４ａの先端部がキー１の後端部１ｂを上方へ移動さ
せる。この後端部１ｂの移動は、ピアノアクション３を
介してハンマー４へ伝達され、この結果、ハンマー４が
打鍵強度データに対応する速さで弦５を打撃する。以上
が、従来の楽器自動演奏装置の一例であるピアノ自動演
奏装置の概略である。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来の楽器自動演奏装置には、次のような問題点があ
り、未だ充分なものではなかった。 演奏データを実時間で記録しているため、記録媒体
（カセットテープ）の使用量が大きくなる。すなわち、
上述した従来の自動演奏装置では、楽曲の休止時間等、
記録の必要のない場合においても記録媒体を使用してい
るため、無駄が多く、記録媒体の使用量が多くなる。 また、打鍵強度をマイクロフォン９の出力に基づい
て検出しているため、特に複数のキーが同時に押下され
た場合、各キー毎の打鍵強度を各々検出することができ
ず、この結果、演奏者の演奏を忠実に再現することが困
難となる。 さらに、キーコードおよび打弦強度データ等から構
成される演奏データの情報量は演奏状態に応じて変化す
る構造、すなわち、可変長データ構造を成すので、その
ような特性を有する多様な演奏データを効率的に、か
つ、正確に記録、再生することはきわめて困難であると
いう問題もあった。 また、記録媒体に記録された演奏データの自動演奏
中に、例えば、演奏データの早送りや早戻しを行う場
合、演奏データが可変長データ構造を成すため、その場
合のデータ処理が困難になるという問題もあった。 さらに、早送りや早戻し時には、キー等の楽器の操
作子を駆動するソレノイドが自動演奏時とは異なる非定
常状態、あるいは、過負荷状態で駆動されるので、装置
の信頼性および耐久性が低下するという問題もあり上記
従来技術には、未だ改善の余地があった。

【０００４】本発明は、上記従来技術の課題を一挙に解
決し、記録媒体の使用量を削減するデータ圧縮、演奏状
態に応じて情報量の異なる演奏データの効率的、かつ、
正確な記録および再生、さらに、再生時のそれらの演奏
データの早送り、早戻しを好適に実現可能な楽器自動演
奏装置の提供を目的とする。

【０００５】

【課題を解決するための手段】上記課題を解決するため
になされた請求項１に記載の構成は、楽器の操作子の操
作状態を検出して操作データ、もしくは、操作強度デー
タの少なくとも一方を出力する検出手段と、演奏収録
時、楽曲の進行順に従い、上記検出手段の検出結果に基
づいて操作状態の変化を検出する状態変化検出手段と、
該状態変化検出手段が、状態変化を前回検出した時から
今回検出した時までの経過時間を所定周期のクロックパ
ルスに基づいて測定し、所定情報量の時間データとして
出力する計時手段と、上記状態変化が検出される毎に、
上記操作データ、あるいは、上記操作強度データの少な
くとも一方および上記時間データを含む演奏データの情
報量の合計である情報量データを、上記演奏データの記
録順の前後に各々独立に該演奏データに連続して記憶す
る記憶手段と、自動演奏時、上記記録順前の情報量デー
タおよび上記時間データを記憶順に読み出し、上記所定
周期のクロックパルスに基づいて計時を開始する計測手
段と、該計測手段の計時値が上記読み出した時間データ
に一致すると、上記読み出した情報量データから上記時
間データの所定情報量を減算して求めた情報量を、上記
時間データに対応する操作データ、または、操作強度デ
ータの少なくとも一方として前記記憶手段から読み出す
読み出し手段と、該読み出された操作データ、もしく
は、操作強度データの少なくとも一方に基づいて、前記
楽器の操作子を駆動する操作子駆動手段と、自動演奏中
に早送り指令を受けた時、上記記録順前の情報量データ
および上記時間データを記憶順に読み出し、上記所定周
期のクロックパルスより周期の短い短周期クロックパル
スに基づく計時を開始し、該計時値が上記読み出した時
間データに一致すると、上記読み出した情報量データの
情報量に基づいて次の記録順に記録されている記録順前
の情報量データおよび時間データを読み出すと共に、前
記読み出し手段による読み出しを中止する早送り手段
と、自動演奏中に早戻し指令を受けた時、上記記録順後
の情報量データおよび時間データを記憶逆順に読み出
し、上記所定周期のクロックパルスより周期の短い短周
期クロックパルスに基づく計時を開始し、該計時値が上
記読み出した時間データに一致すると、上記読み出した
情報量データの情報量に基づいて前の記録順に記録され
ている記録順後の情報量データおよび時間データを読み
出すと共に、前記読み出し手段による読み出しを中止す
る早戻し手段と、を備えたことを特徴とする楽器自動演
奏装置を要旨とするものである。

【０００６】

【作用】上記請求項１に記載の構成は、演奏収録時、状
態変化検出手段が、楽曲の進行順に従い、検出手段の検
出した操作データ、もしくは、操作強度データの少なく
とも一方に基づいて操作状態の変化を検出すると、計時
手段は、状態変化を前回検出した時から今回検出した時
までの経過時間を所定周期のクロックパルスに基づいて
測定し、所定情報量の時間データとして出力し、上記状
態変化が検出される毎に、上記操作データ、あるいは、
上記操作強度データの少なくとも一方および上記時間デ
ータを含む演奏データの情報量の合計である情報量デー
タを、上記演奏データの記録順の前後に各々独立に該演
奏データに連続して記憶手段が記憶する。また、自動演
奏時、上記記録順前の情報量データおよび上記時間デー
タを記憶順に読み出し上記所定周期のクロックパルスに
基づいて計測手段が計時を開始し、その計時値が上記読
み出した時間データに一致すると、上記読み出した情報
量データから上記時間データの所定情報量を減算して求
めた情報量を、上記時間データに対応する操作データ、
または、操作強度データの少なくとも一方として前記記
憶手段から読み出し手段が読み出して、その読み出され
た操作データ、もしくは、操作強度データの少なくとも
一方に基づいて、操作子駆動手段が、前記楽器の操作子
を駆動する。これに際し、早送り手段は、自動演奏中に
早送り指令を受けた時、上記記録順前の情報量データお
よび上記時間データを記憶順に読み出し、上記所定周期
のクロックパルスより周期の短い短周期クロックパルス
に基づく計時を開始し、該計時値が上記読み出した時間
データに一致すると、上記読み出した情報量データの情
報量に基づいて次の記録順に記録されている記録順前の
情報量データおよび時間データを読み出すと共に、前記
読み出し手段による読み出しを中止し、一方、自動演奏
中に早戻し指令を受けた時、早戻し手段は、上記記録順
後の情報量データおよび時間データを記憶逆順に読み出
し、上記所定周期のクロックパルスより周期の短い短周
期クロックパルスに基づく計時を開始し、該計時値が上
記読み出した時間データに一致すると、上記読み出した
情報量データの情報量に基づいて前の記録順に記録され
ている記録順後の情報量データおよび時間データを読み
出すと共に、前記読み出し手段による読み出しを中止す
るよう働く。すなわち、記録、再生、早送りおよび早戻
しに際し、可変長データである演奏データのデータ長を
情報量データと固定長データである時間データとの差に
基づいて定量的に把握すると共に、早送りおよび早戻し
時には自動演奏を中止するのである。従って、本発明の
楽器自動演奏装置は、可変長データ構造を成す演奏デー
タを好適にデータ圧縮して定量的に記録、再生、早送り
および早戻しすると共に、早送りや早戻し時には、楽器
の操作子を駆動するソレノイドが自動演奏時とは異なる
非定常状態、あるいは、過負荷状態で駆動されるのを回
避するよう働く。

【０００７】

【実施例】次に、本発明の好適な実施例を図面に基づい
て詳細に説明する。本発明の一実施例である自動ピアノ
の構成を図１のブロック図に基づいて説明する。鍵盤２
０の各キーには各々２個のキースイッチおよび図１に示
すようなキー駆動用のソレノイド（図１における符号１
４参照）４７が設けられている。この場合、各キーに各
々設けられる２個のキースイッチは、キー操作に対し異
なるタイミングで動作するようになっている。（詳細は
後述する）。また、ピアノに設けられているダンパーペ
ダルおよびソステヌートペダル（これらを合わせてペダ
ル装置２１として示す）には各々、ペダルスイッチおよ
びペダルを駆動するソレノイドが設けられている。そし
て、各キースイッチの出力に基づいてキーの押鍵、離鍵
を検出し、また、１個のキーに設けられている２個のキ
ースイッチの動作間隔に基づいてキーの操作速度、すな
わち、打鍵強度を検出し、また、ペダルスイッチの出力
に基づいて各ペダルの踏み込み、解放を検出する。そし
て、これらの検出結果に基づいて演奏データを作成し、
フロッピイディスク装置２２のディスク盤に書き込む。
演奏データを再生する場合（ピアノの自動演奏を行なう
場合）は、フロッピイディスク装置２２に収録した演奏
データを順次読み出し、所定のデータ変換をした後、ソ
レノイド駆動回路２３へ供給する。これにより、各キー
および各ペダルに設けられたソレノイドが演奏データに
基づいて駆動され、ピアノの自動演奏が行なわれる

【０００８】次に、上述した自動ピアノについて詳述す
る。図２に示すように、キースイッチ群２４は鍵盤２０
の各キーに各々設けられたキースイッチの集合を示すブ
ロックである。ここで、１個のキーに対応して設けられ
る２個のキースイッチの構成例を図３を参照して説明す
る。同図において、キー２４ａの前端部下方にはそれぞ
れのキー２４ａに対応して第１キースイッチＫ₁および
第２キースイッチＫ₂が並列配置されている。この場
合、第１キースイッチＫ₁および第２キースイッチＫ₂は
各々、先端部が上方に略逆Ｊ字状に折り曲げられてキー
２４ａによる被押圧部イ，ロを構成する可動接点Ｓ
Ｋ₁，ＳＫ₃と、この可動接点ＳＫ₁，ＳＫ₃の下面に近接
する固定接点ＳＫ₂，ＳＫ₄とから構成され、第１キース
イッチＫ₁の可動接点ＳＫ₁の被押圧部イは第２キースイ
ッチＫ₂の可動接点ＳＫ₃ の被押圧部ロより高く設定さ
れてキー２４ａの下面に近接している。したがって、キ
ー２４ａの操作部が押下されると、まず被押圧部イが下
方に弾性変形して固定接点ＳＫ₂と接触し第１キースイ
ッチＫ₁がオン状態となり、次いで被押圧部ロが下方に
弾性変形することにより第２キースイッチＫ₂が、オン
状態となる。

【０００９】図２に示すように、ペダルスイッチ群２５
は、ペダル装置２１の各ペダルに各々設けられた２個の
ペダルスイッチからなるもので、各ペダルスイッチの出
力はペダルスイッチインターフェイス２６へ供給され
る。キー情報発生回路２７は、キースイッチ群２４の各
キースイッチＫ₁，Ｋ₂を走査することにより各キースイ
ッチＫ₁，Ｋ₂のオン、オフ状態を検出し、この検出結果
にしたがって、キーコードＫＣ（７ビット）、打鍵強度
データＳＤ（８ビット）および打鍵確認コードＫＤ（１
ビット）からなるキー情報を出力する回路である。すな
わち、このキー情報発生回路は、クロックパルスφ₀ に
よって駆動される３個のシフトレジスタ２８（１６ステ
ージ：７ビット），２９（１６ステージ：８ビット），
３０（１６ステージ：１ビット）を有して構成される。
そしていずれかのキー（以下、キーＡと称す）が新たに
押下された場合、キーＡの第１キースイッチＫ₁がオン
状態となった時点で、キーＡのキーコードＫＣをシフト
レジスタ２８の空ステージ（今、この空ステージを第１
０ステージと仮定する）に書込み、また、 キーＡの第
１キースイッチＫ₁がオン状態となった時点から第２キ
ースイッチＫ₂ がオン状態になるまでの時間を計測し、
この計測結果を打鍵強度データＳＤとしてシフトレジス
タ２９の第１０ステージに書込み、さらに、キーＡの第
２キースイッチＫ₂ がオンとなった時点で打鍵確認コー
ドＫＤ（“１”信号）をシフトレジスタ３０の第１０ス
テージへ書込む。また、キーＡが離鍵された場合は、第
１キースイッチＫ₁ がオフとなった時点で各シフトレジ
スタ２８〜３０の第１０ステージのデータを消去する
（「０」とする）。ここで、上述したシフトレジスタ２
８〜３０が各々１６ステージ構成であることから明らか
なように、このキー情報発生回路２７は最大１６個のキ
ーのキー情報をシフトレジスタ２８〜３０の各ステージ
に各々割当てることができる。そして、シフトレジスタ
２８〜３０の各ステージに各々割当てられたキー情報は
前述したクロックパルスφ₀ にしたがって、時分割でＦ
Ｉ−ＦＯメモリ３４へ出力される。また、この実施例に
おいては打鍵強度データＳＤを得るために、次の過程が
とられる。すなわち、例えば、上述したキーＡの例にお
いて、第１キースイッチＫ₁ がオン状態になると、以後
一定時間毎にシフトレジスタ２９の第１０ステージに
「１」が加算される。（なお、シフトレジスタ２９の第
１０ステージの内容は、キーＡの第１キースイッチがオ
ンとなる前は「０」となっている。）そして、キーＡの
第２キースイッチＫ₂ が閉じた時点で上記「１」の加算
が停止し、以後、この加算結果がキーＡがオンされてい
る間はずっとシフトレジスタ２９の第１０ステージから
打鍵強度データＳＤとして出力される。このように、こ
の実施例においては、第２キースイッチＫ₂ が閉じる以
前のシフトレジスタ２９の内容は時間計測の途中経過を
示しており、正しい打鍵強度データＳＤを示してはいな
い。第２キースイッチがオンとなった時点以後、言い換
えれば、打鍵確認コードＫＤが“１”となった時点以
後、正しい打鍵強度データＳＤがシフトレジスタ２９か
ら出力される。以上がキー情報発生回路２７の構成であ
る。

【００１０】次に、中央処理装置（以下、ＣＰＵと略
す）３５は、プログラムに基づいて装置各部を制御する
もので、バスライン３６を介して装置各部と接続されて
いる。ＲＯＭ（リードオンリメモリ）３７はＣＰＵ３５
において用いられるプログラムおよび後述する強度デー
タ変換テーブル，強度データ補正テーブルが各々記載さ
れているメモリである。ＲＡＭ（ランダムアクセスメモ
リ）３８は、図４に示すように領域３８ａ〜３８ｄを有
する１６Ｋワードのメモリであり、各領域３８ａ〜３８
ｄは各々４Ｋワードの記憶容量を有する。そして、領域
３８ａ〜３８ｃがフロッピイディスク装置２２のディス
ク盤へのデータ書込み、あるいは、ディスク盤からのデ
ータ読出しの際のバッファメモリとして用いられ、ま
た、領域３８ｄがワーキング領域として用いられる。図
２に示すように、ＦＩ−ＦＯメモリ３４は、１６×１６
ビットのファーストインーファーストアウトメモリであ
り、その書込み、読み出しはメモリコントローラ３９に
よって制御される。すなわち、ＣＰＵ３５から書込み指
令がメモリコントローラ３９へ供給されると、メモリコ
ントローラ３９がＦＩ−ＦＯメモリ３４を書込み状態と
する。これにより、キー情報発生回路２７のシフトレジ
スタ２８〜３０内の全データがクロックパルスφ₀に基
づいてＦＩ−ＦＯメモリ３４へ書込まれる。また、ＣＰ
Ｕ３５からメモリコントローラ３９へ読み出し指令が供
給された場合は、メモリコントローラ３９がＦＩ−ＦＯ
メモリ３４を読出し状態とする。これにより、ＦＩ−Ｆ
Ｏメモリ３４内の全データがＣＰＵ３５を介して図４に
示すＲＡＭ３８の領域３８ｄのニューデータエリアＮＤ
Ｅへ書込まれる。なお、図２に示すように、このＦＩ−
ＦＯメモリ３４を挿入している理由は、ＣＰＵ３５とキ
ー情報発生回路２７とが各々異なる（同期していない）
クロックパルスによって駆動されているからである。図
２に示すペダルスイッチインターフェイス２６は、ペダ
ルスイッチ群２５内の各ペダルスイッチのオン、オフ状
態を検出し、検出したオン、オフ状態に対応するペダル
データＰＤを出力する回路である。制御信号発生回路４
１は、基本クロック発生回路４２から供給される２MHz
のクロックパルスφ₁ をＣＰＵ３５から供給される繰り
返しデータＢＤに基づいてカウントし、この結果得られ
る制御信号ＳＳをバスライン３６を介してＣＰＵ３５へ
出力する。この制御信号ＳＳの周期は、通常は４msecで
あるが、場合によって３．５msec，３msec，あるいは、
２００μsec 等に変更される。操作部４３は、スタート
スイッチ，ストップスイッチ，フロッピイディスク装置
２２のディスク盤への書込みを指定する書込み指定スイ
ッチ、同ディスク盤からの読み出しを指定する読み出し
指定スイッチ等のスイッチ類および曲番号を指定するた
めの例えばテンキー等からなる操作釦を有して構成さ
れ、各スイッチおよび操作釦の出力が各々コード化さ
れ、バスライン３６へ出力される。ソレノイド駆動回路
２３はＣＰＵ３５からバスライン３６およびアウトプッ
トインターフェイス４５を介して供給されるソレノイド
駆動データＳＫＤに基づいて、周期が一定で、かつ、同
データＳＫＤに対応するパルス幅を有するソレノイド駆
動信号を作成し、このソレノイド駆動信号を増幅器４
６，４６……を介してＣＰＵ３５から供給されるキーコ
ードＫＣまたはペダルデータＰＤに対応するソレノイド
４７，４７……へ供給する。

【００１１】次に、上記構成になるピアノ自動演奏装置
の動作を説明する。 ［１］ フロッピイディスク装置２２のディスク盤に演
奏者の演奏に関するデータを収録する場合。 この場合、演奏者は操作部４３に設けられているディス
ク書込み指定スイッチをオン状態とした後、スタートス
イッチを押し、以後、鍵盤２０およびペダル装置２１を
使用して通常のピアノ演奏を行ない、第１曲目の演奏が
終了したらストップスイッチを押す。そして、第２曲目
を続けて演奏する場合は、再びスタートスイッチを押し
てから演奏を開始し、演奏が終了した場合はストップス
イッチを押す。演奏者によってスタートスイッチが押さ
れると、ＣＰＵ３５が、まず４msec周期を指定する繰り
返しデータＢＤを制御信号発生回路４１へ出力する。こ
れにより、以後４msec周期の制御信号ＳＳが、制御信号
発生回路４１から出力され、ＣＰＵ３５へ供給される。
ＣＰＵ３５は制御信号ＳＳが供給されるたびに次の各処
理を行なう。 まず、メモリコントローラ３９へ書込み指令を出力
し、キー情報発生回路２７のシフトレジスタ２８〜３０
内の全データをＦＩ−ＦＯメモリ３４へ転送させる。 次に、ＦＩ−ＦＯメモリ３４へ転送されたデータを
ＲＡＭ３８の領域３８ｄ内に設定されたニューデータエ
リアＮＤＥ内に書込む。 次に、ペダルスイッチインターフェイス２６から出
力されているペダルデータＰＤをＲＡＭ３８のニューデ
ータエリアＮＤＥ内に書込む。 次に、ＲＡＭ３８の領域３８ｄ内に設定されている
タイマエリアＴＥ内のデータに「１」を加算する。な
お、この意味については後に説明する。 次に、ＲＡＭ３８のニューデータエリアＮＤＥ内の
データと、ＲＡＭ３８の領域３８ｄ内に設定されている
オールドデータエリアＯＤＥ内のデータとを比較するこ
とにより、鍵盤２０の押鍵状態およびペダル装置２１の
操作状態の変化（以下、この変化をイベントと称する）
を検出する。なお、オールドデータエリアＯＤＥ内には
前回（４msec前）制御信号ＳＳが出力された時のシフト
レジスタ２８〜３０の内容およびペダルデータＰＤが各
々格納されている。ここで、上述したイベント検出につ
いて更に説明する。まず、ペダル装置２１に関しては、
ペダルデータＰＤに変化があった場合に、イベントとし
て検出される。次に、新たにキーが押下された場合（キ
ーオンの場合）は、第１キースイッイチＫ₁ がオン状態
となったのみではイベントとして検出されない。第２キ
ースイッチＫ₂ がオン状態となった時点、すなわち、打
鍵確認コードＫＤが“１”信号となった時点でイベント
として検出される。なお、このイベント検出時点は、厳
密には、打鍵確認コードが“１”信号となった時点以
後、最初に制御信号ＳＳが出力される時点である。ま
た、キーが離鍵された場合（キーオフの場合）は、前述
したように第１キースイッチＫ₁ がオフとなった時、キ
ーコードＫＣ，打鍵確認コードＫＤ等が「０」に戻り、
したがって、この時点（厳密には、この時点以後最初に
制御信号ＳＳが出力される時点）でイベントが検出され
る。 上記の処理においてイベントが検出されなかった
場合は、ＲＡＭ３８のニューデータエリアＮＤＥの内容
をオールドデータエリアＯＤＥに移し、一連の処理を終
了する。以後、ＣＰＵ３５は、次の制御信号ＳＳの発生
を待つ。 上記の処理においてイベントが検出された場合
は、図５に示すデータ群（以下、イベントフレームＥＦ
と称す）を作成し、ＲＡＭ３８の領域３８ａに書込む。
なお、イベントフレームＥＦについては、以下に詳述す
る。 次に、イベントが検出された場合は、タイマエリア
ＴＥをクリアする。 次に、ニューデータエリアＮＤＥの内容をオールド
データエリアＯＤＥへ移し、一連の動作を終了する。以
後、ＣＰＵ３５は次の制御信号ＳＳの発生を待つ。以上
が、制御信号ＳＳが発生する度にＣＰＵ３５が行なう処
理である。

【００１２】ここで、上述したタイマエリアＴＥ内のデ
ータおよびイベントフレームＥＦについて説明する。ま
ず、タイマエリアＴＥ内のデータは、上述したの処理
から明らかなようにイベントが発生するたびにクリアさ
れ、上述したの処理から明らかなように、制御信号Ｓ
Ｓが発生するたびに「１」が加算される。すなわち、イ
ベント発生時におけるタイマエリアＴＥ内のデータは、
前回イベントが発生した時点から、今回のイベント発生
時点までの時間（制御信号ＳＳの周期４msecを基本単位
とする時間）を示している。次に、イベントフレームＥ
Ｆは、図５に示すように、第１ワード数データＷＤ１，
タイマデータＴＤ，イベントデータＥＤ，第２ワード数
データＷＤ２の４データから構成される。以下、これら
のデータを順次説明する。 （i） 第１ワード数データＷＤ１ このデータはタイマデータＴＤのワード数およびイベン
トデータＥＤのワード数の合計ワード数を示すデータで
ある。 （ii） タイマデータＴＤ 前記の処理を行なう時点においてＲＡＭ３８のタイマ
エリアＴＥ内に記憶されているデータであり、前回のイ
ベント発生時点から今回のイベント発生時点までの時間
を示すデータである。なお、このタイマデータＴＤは２
ワード構成である。 （iii） イベントデータＥＤ このデータはイベントが発生したキー、あるいは、ペダ
ルに関するデータである。すなわち、新たにキーが押下
され、第２キースイッチＫ₂ がオンとなった場合は、図
６に（イ）で示すように、押下キーのキーコードＫＣ
（７ビット），キーオンコード（“１”）および同キー
の打鍵強度データＳＤ（８ビット）からなる２ワードの
データがイベントデータＥＤとなる。なお、上記キーコ
ードＫＣおよび打鍵強度データＳＤはニューデータエリ
アＮＤＥ内に記憶されている。また、キーが離鍵された
場合は、図６に（ロ）で示すように、離鍵されたキーの
キーコードＫＣおよびキーオフコード（“０”）からな
る１ワードのデータがイベントデータＥＤとなる。ま
た、ペダル装置２１のいずれかのペダルがオンとされた
場合は図６に（ハ）で示すように、ペダルデータＰＤお
よびペダルオンコード（“１”）からなる１ワードのデ
ータがイベントデータＥＤとなり、オン状態にあるペダ
ルがオフとされた場合は、図６に（ニ）で示すようにペ
ダルデータＰＤおよびペダルオフコード（“０”）から
なる１ワードのデータがイベントデータＥＤとなる。ま
た、例えば、２個のキーが同時にオンとされた場合は、
図６に（イ）で示すデータ２組がイベントデータＥＤと
なり、例えば、キーとペダルとが同時にオンとされた場
合は、図６に（イ）および（ハ）で示すデータがイベン
トデータＥＤとなる。なお、上述したタイマデータＴＤ
およびイベントデータＥＤを合わせて演奏データと称す
る。 （iv） 第２ワード数データＷＤ２ このデータは第１ワード数データＷＤ１と全く同一のデ
ータである。すなわちこの実施例においては、同一のワ
ード数データがイベントフレームＥＦの頭部および最後
部に付加される。

【００１３】次に、上述したイベントフレームＥＦが領
域３８ａ内に書込まれる過程を、例を挙げて具体的に説
明する。今、例えば、図７に示す時間ｔ₀においてスタ
ートスイッチがオンになり、時刻ｔ₄ においてキーＦ₃
（第３オクターブのＦ音のキー）のキースイッチＫ₂ が
オンになり、時刻ｔ₈ においてキーＧ₃ （第３オクター
ブのＧ音のキー）のキースイッチＫ₂ がオンになり、時
刻ｔ₁₁においてキーＧ₃ のキースイッチＫ₁ がオフにな
り、時刻ｔ₁₄においてキーＦ₃ のキースイッチＫ₁ がオ
フになるとする。時刻ｔ₀ においてスタートスイッチが
オンになると、以後、４msec毎の時刻ｔ₁，ｔ₂ ，ｔ₃
において制御信号ＳＳが発生するが、これらの時刻ｔ₁
〜ｔ₃ において押鍵状態に変化はなく、イベントは検出
されない。次いで、時刻ｔ₅ においてイベントチェック
が行なわれると、時刻ｔ₃ の状態に比較しキーＦ₃ の押
鍵状態が変化していることからイベントが検出され、こ
の結果、図８に示すイベントフレームＥＦー１がＲＡＭ
３８の領域３８ａ内に書込まれる。この場合、タイマデ
ータＴＤ−１は「４」（このデータは図７における時間
Ｔ₁ を示している）となり、イベントデータＥＤ−１は
キーＦ₃ のキーコードＫＣ，キーオンコード“１”およ
び打鍵強度データＳＤとなり、また、第１、第２ワード
数データＷＤ１−１，ＷＤ２−１が共に「４」となる。
次いで、時刻ｔ₆ ，ｔ₇ において、イベントチックが行
なわれるが、これらの時刻ｔ₆ ，ｔ₇ においてイベント
は検出されず、従って、イベントフレームＥＦの作成も
行なわれない。次に、時刻ｔ₉ においてイベントチェッ
クが行なわれると、キーＧ₃ の押鍵状態が変化している
ことからイベントが検出され、この結果図８に示すイベ
ントフレームＥＦ−２がＲＡＭ３８の領域３８ａ内に、
前述したイベントフレームＥＦー１に連続して書込まれ
る。以下、同様に、時刻ｔ₁₂においてはキーＧ₃ の押鍵
状態が変化していることからイベントが検出され、この
結果、ＲＡＭ３８の領域３８ａ内に図８に示すイベント
フレームＥＦー３が作成され、また、時刻ｔ₁₅において
は、キーＦ₃ の押鍵状態が変化していることから、イベ
ントが検出され、この結果、図８に示すイベントフレー
ムＥＦ−４が作成される。このように、本実施例におい
ては、イベントが検出されるたびに、演奏データ（タイ
マデータＴＤおよびイベントデータＥＤ）をイベントフ
レームＥＦの形式でＲＡＭ３８の領域３８ａ内に記録し
ていく。そして、領域３８ａがＦｕｌｌ（満杯）状態に
なると、以後、イベントフレームＥＦがＲＡＭ３８の領
域３８ｂ内に書込まれ、また、ＣＰＵ３５が領域３８ａ
内のデータを、順次ＤＭＡコントローラ５０の制御に従
ってディスクコントローラ４９を介してフロッピイディ
スク装置２２へ供給し、同ディスク装置２２内のディス
ク盤へ書込む。次いで、領域３８ｂがＦｕｌｌ状態にな
った場合は、領域３８ｃ内にイベントフレームＥＦが作
成され、また、領域３８ｂ内のデータがディスク盤に書
込まれる。このように領域３８ａ，３８ｂ，３８ｃは周
期的（サイクリック）に使用される。以上が、ピアノ演
奏者の演奏に係わる演奏データをフロッピイディスク装
置２２内のディスク盤に収録する過程である。

【００１４】ところで、本実施例においては、複数の曲
の演奏データを各々ディスク盤に書込むこのができる
が、収録された各曲の演奏データを読み出す際の便宜
上、次の処置が採られている。すなわち、まず、スター
トスイッチが押されると、図９に（イ）で示すように各
ビットが全て“０”の曲間コードＭＣ−１がＲＡＭ３８
の領域３８ａの先頭番地に書込まれ、以後、イベントが
発生するたびに、イベントフレームＥＦが曲間コードＭ
Ｃ−１に連続して順次領域３８ａ内に書込まれる。な
お、図８における符号ＭＣ−１も、上記曲間コードを示
している。そして、第１曲目の演奏が終了した後、演奏
者が再びスタートスイッチを押し、次いで、第２曲目の
演奏を開始すると、曲間コードＭＣ−２が、再び領域３
８ａ（あるいは、領域３８ｂ，３８ｃ）に書込まれ、以
後、この曲間コードＭＣ−２に続けてイベントフレーム
ＥＦが書込まれていく。第３曲目、第４曲目……の演奏
を続けて行なう場合も同様である。そして、各曲の演奏
が終了する毎に、演奏者がストップスイッチを押すと領
域３８ａ〜３８ｃ内のデータがフロッピイディスク装置
２２のディスク盤に書込まれた後、曲間コードのアドレ
ス（ディスク盤のアドレス）がディスク盤の別のトラッ
クに第１曲目から順次書込まれ、これにより、図９に
（ロ）で示すように、インデックステーブルＩＤＴが作
成される。このように、本実施例においては、曲間コー
ドを第１曲目の先頭および曲間に書込むことと、インデ
ックステーブルＩＤＴをディスク盤内に作成することに
より、演奏データを読出す際の便宜を図っている。

【００１５】［２］ 自動演奏を行なう場合 次に、フロッピイディスク装置２２のディスク盤に書込
まれた演奏データを読出し、この読出した演奏データに
基づいて、ピアノの自動演奏を行なう場合の図２に示す
自動ピアノの動作を説明する。この場合、操作者は、ま
ず、操作部４３のディスク読出し指定スイッチをオンと
した後、操作部４３の操作釦によって曲番号を指定し、
その後、スタートスイッチを押す。スタートスイッチが
押されると、ＣＰＵ３５は、まず、フロッピイディスク
装置２２のディスク盤のインデックスデーブル（図９の
（ロ）参照）から、操作釦によって指定された曲番号に
対応するアドレス（曲間コードのアドレス）を読み出
す。次いで、読み出したアドレスをディスクコントロー
ラ４９を介してフロッピイディスク装置２２へ供給し、
ディスク盤の同アドレス以降に収録されているデータを
１２Ｋワード分ＲＡＭ３８の領域３８ａ〜３８ｃへ順次
転送する。次いで、ＣＰＵ３５は、前述したデータ収録
の場合と同様に４msecを指定する繰り返しデータＢＤを
制御信号発生回路４１へ出力する。これにより、制御信
号発生回路４１から４msec周期の制御信号ＳＳが出力さ
れ、ＣＰＵ３５へ供給される。以後、ＣＰＵ３５は、制
御信号ＳＳに基づいて、領域３８ａ〜３８ｃ内のデータ
の処理を行なう。以下、この処理過程について説明する
が、説明の便宜上、領域３８ａの先頭番地から順に、図
８に示す曲間コードＭＣ−１およびイベントフレームＥ
Ｆー１，ＥＦ−２，……が書込まれているものとする。

【００１６】さて、ＣＰＵ３５は、４msec周期を指定す
る繰り返しデータＢＤを制御信号発生回路４１へ出力し
た後、図８に示す第１ワード数データＷＤ１−１
（「４」）およびタイマデータＴＤー１（「４」）をＲ
ＡＭ３８の領域３８ａから読出し、領域３８ｄの一時記
憶エリアＳＰＥおよびタイマエリアＴＥへ各々書き込
む。以後、制御信号ＳＳが出力されるたびに、タイマエ
リアＴＥの内容から「１」を減算し、この減算結果を再
びタイマエリアＴＥに書き込む。そして、タイマエリア
ＴＥの内容が「０」となった時点、すなわち、図７に示
す時間Ｔ₁ が経過した時点で、次の処理を行なう。 （ａ） ＲＡＭ３８の一時記憶エリアＳＰＥに記憶され
ている第１ワード数データＷＤ１−１（「４」）からタ
イマデータＴＤのワード数「２」を減算する。 （ｂ） この減算結果、すなわち、イベントデータＥＤ
−１のワード数「２」に基づいて領域３８ａからイベン
トデータＥＤ−１（図８参照）を読出し、読み出したイ
ベントデータＥＤ−１を領域３８ｄのイベントデータエ
リアＥＤＥに書き込む。 （ｃ） 領域３８ａから、図８に示すような、第１ワー
ド数データＷＤ１−２（「４」）およびタイマデータＴ
Ｄ−２（「３」）を読み出し、領域３８ｄの一時記憶エ
リアＳＰＥおよびタイマエリアＴＥへ各々書き込む。領
域３８ｄのイベントデータエリアＥＤＥにイベントデー
タＥＤ−１が書き込まれると（上記（ｂ）の処理）、こ
のイベントデータＥＤ−１（キーＦ₃ のキーコードＫ
Ｃ、打鍵強度データＳＤ、キーオンコード“１”）に基
づいて、ソレノイド駆動データＳＫＤが作成され、ソレ
ノイド駆動回路２３へ供給される。ソレノイド駆動回路
２３は、ソレノイド駆動データＳＫＤに基づいて、ソレ
ノイド駆動信号を生成し、増幅器４６を介してキーＦ₃
に設けられたソレノイド４７へ供給する。これにより、
キーＦ₃ が打鍵強度データＳＤに対応する強さで駆動さ
れる。なお、このソレノイド４７が駆動される過程につ
いては後に詳述する。

【００１７】以後、制御信号ＳＳが出力されるごとに、
前述した場合と同様に、タイマエリアＴＥの内容（この
場合、「３」）から「１」が減算される。そして、タイ
マエリアＴＥの内容が「０」となった時点（図７に示す
時間Ｔ₂ が経過した時点）で再び、前述した場合と同様
の処理が行なわれる。すなわち、 （ａ） 第１ワード数データＷＤ１−２（「４」）から
タイマデータＴＤのワード数「２」が減算される。 （ｂ） この減算結果（「２」）に基づいて、領域３８
ａからイベントデータＥＤ−２が読み出され、イベント
データエリアＥＤＥに書き込まれる。 （ｃ） 領域３８ａから第１ワード数データＷＤ１−３
（「３」）およびタイマデータＴＤ−３（「２」）が読
み出され、一時記憶エリアＳＰＥおよびタイマエリアＴ
Ｅに各々書き込まれる。また、イベントデータエリアＥ
ＤＥにイベントデータＥＤ−２（キーＧ₃ のキーコード
ＫＣ、打鍵強度データＳＤ、キーオンコード“１”）が
書込まれると、そのイベントデータＥＤ−２に基づい
て、キーＧ₃ に設けられたソレノイド４７が駆動され
る。次いで、タイマーデータＴＤ−３（「２」）に対応
する時間Ｔ₃ （図７参照）が経過すると、再び、前述し
た（ａ）〜（ｃ）と同様の処理が行なわれ、この結果、
タイマエリアＴＥにタイマデータＴＤー４（「２」）
が、イベントデータエリアＥＤＥにイベントデータＥＤ
−３が、イベントデータエリアＥＤＥに第１ワード数デ
ータＷＤ１ー４が各々書き込まれる。そして、イベント
データエリアＥＤＥにイベントデータＥＤ−３（キーＧ
₃ のキーコードＫＣおよびキーオフコード“０”）が書
き込まれると、キーＧ₃ に設けられたソレノイド４７が
オフとされる。

【００１８】以下、同様の処理過程が繰り返えされ、ピ
アノが自動的に演奏される。そしてＲＡＭ３８ａ内の全
データの自動演奏が終了すると、引き続いて、領域３８
ｂ内のデータに基づいて、自動演奏が行なわれる。ま
た、領域３８ｂ内のデータによる自動演奏が行なわれて
いる間に、フロッピイディスク装置２２のディスク盤か
ら次のデータが読み出され、領域３８ａに書き込まれ
る。領域３８ｂ内のデータの自動演奏が終了すると、引
き続いて、領域３８ｃ，３８ａ，３８ｂ……の順で自動
演奏が行なわれ、また、領域３８ｂ，３８ｃ，３８ａ…
…の順で各領域内にデータが書き込まれる。

【００１９】なお、上述した例においては、鍵盤２０の
キーの駆動のみについて説明した。しかし、ペダル装置
２１のペダル駆動も、同様にして行なわれる。

【００２０】また、自動演奏のテンポを変更したい場合
は、４msec周期を指定する繰り返しデータＢＤに代え
て、例えば、３msec，３．５msec等の周期を指定する繰
り返しデータＢＤを制御信号発生回路４１へ供給すれば
よい。

【００２１】次に、イベントデータエリアＥＤＥ内に書
き込まれたイベントデータＥＤに基づいて、ソレノイド
４７が駆動される過程について説明する。なお、以下の
説明においては、前述したキーＦ₃ が駆動される場合を
一例とする。まず、イベントデータエリアＥＤＥ内に書
き込まれている打鍵強度データＳＤが、ＲＯＭ３７内に
記憶されている打鍵強度データ変換テーブルおよび打鍵
強度データ補正テーブルに基づいて変換される。この結
果得られるデータを打鍵強度データＨＳＤと称する。な
お、打鍵強度データＳＤを打鍵強度データＨＳＤに変換
する理由は次の通りである。 （i） 打鍵強度データＳＤは、演奏者の打鍵強度に比
例した値を有するデータであるのに対し、ソレノイド４
７はそのプランジャの動作速度がソレノイド駆動信号の
パルス幅に線形（リニア）に対応しない。すなわち、打
鍵強度データＳＤに比例するパルス幅を有するソレノイ
ド駆動信号をソレノイド４７へ印加しても、打鍵強度デ
ータＳＤに比例するプランジャの動作速度は得られな
い。したがって、打鍵強度データＳＤに対応するプラン
ジャの動作速度が得られるように、打鍵強度データＳＤ
を変換する必要がある。 （ii） 黒鍵、白鍵によって、キーの重さが異なり、こ
のため、黒鍵であるか白鍵であるかによって、打鍵強度
データを補正する必要がある。 （iii） ソレノイド４７，４７……は、実装スペースの
制約で一直線上に配置できない場合がある。このような
場合、ソレノイド４７の位置と鍵の回動中心との距離に
応じた駆動力差の補正が必要となる。 （iv） キーの音高によっても、打鍵強度データＳＤを
わずかに補正する必要がある。すなわち、高音側のキー
のアクションは、ダンパーおよびハンマーが小型か、も
しくは、ハンマーのみでダンパーを有しないものもあ
る。一方、低音側のキーのアクションは、ハンマーおよ
びダンパーが大型である。したがって、アクション作動
時の動的特性が、音高に応じて異なるため、これを補正
する必要がある。（キースケーリングと称する。）

【００２２】次に、上述した打鍵強度データＨＳＤに基
づいて、図１０のタイミングチャートに示すように、時
間の経過と共に変化するソレノイド駆動データＳＫＤが
生成される。なお、図１０において、時刻ｔ₁ はイベン
トデータＥＤ−１がイベントデータエリアＥＤＥに書き
込まれた時刻、時刻ｔ₂はイベントデータＥＤ−４（図
８参照）がイベントデータエリアＥＤＥに書き込まれた
時刻である。また、この図１０に示す波形において、時
間Ｔ₁ 〜Ｔ₄ およびソレノイド駆動データＳＫＤ₁ 〜Ｓ
ＫＤ₃ は各々次の時間およびデータである。 Ｔ₁ ： 弱打音と強打音とを調整するためのオンディレ
イ時間。すなわち、弱い音と強い音とが同時に演奏され
た場合、これを再生すると、弱い音の方が遅れて再生さ
れる。この不都合を除去するため、弱い音の時は、時間
Ｔ₁ を短くし、強い音の時は長くする。 ＳＫＤ₁ ： 静止摩擦脱出のためのデータ。すなわち、
このソレノイド駆動データＳＫＤ₁ がソレノイド駆動信
号に変換され、ソレノイド４７へ供給されると、ソレノ
イド４７のプランジャが静止摩擦を脱出した状態とな
る。（特に、弱音再生時、種々のアクション機構部の個
体差が顕著となる場合があるので、その不都合を除去す
るデータ） Ｔ₂ ： 静止摩擦脱出のための時間。 ＳＫＤ₂ ： 打鍵強度データＨＳＤに対応するデータ。
すなわち、このソレノイド駆動データＳＫＤ₂ の値の大
小により、ソレノイド４７のプランジャの動作速度が決
まる。 Ｔ₃ ： ソレノイド４７のプランジャが完全に突出状態
となるまでの時間、言い換えれば、キーが完全にオン状
態となるまでの時間。 ＳＫＤ₃ ： ソレノイド保持データ。すなわち、一旦、
駆動されたソレノイド４７のプランジャを突出状態で保
持するためのデータ。 Ｔ₄ ： オフディレイ時間。オンディレイ時間Ｔ₁ を設
けているため、時刻ｔ₂ に同時にソレノイド駆動信号を
オフとすると、演奏収録時の発音時間より再生時の発音
時間が短くなってしまう。この不都合を除去するための
時間。（特に、同時連打に有効な時間である。） そして、上述した各ソレノイド駆動データＳＫＤ₁ 〜Ｓ
ＫＤ₃が順次図１０に示すタイミングで、キーＦ₃ のキ
ーコードＫＣと共にソレノイド駆動回路２３へ出力され
る。ソレノイド駆動回路２３は、供給される各ソレノイ
ド駆動データＳＫＤ₁ 〜ＳＫＤ₃ に対応するパルス幅を
有する一定周期のソレノイド駆動信号を生成し、増幅器
４６を介してキーＦ₃ に設けられたソレノイド４７へ供
給する。（所謂、パルス幅変調駆動、ＰＷＭ駆動）。こ
れにより、キーＦ₃ に設けられたソレノイド４７が、打
鍵強度データＳＤに対応する強さで駆動される。

【００２３】［３］ 早送りを行なう場合 この早送りとは、ＲＡＭ３８の領域３８ａ〜３８ｃ内の
データを、自動演奏を行なう場合より早い速度で、か
つ、曲の進行と同じ順序で読み出す動作である。すなわ
ち、操作者が、操作部４３に設けられた早送りスイッチ
を押すと、ＣＰＵ３５が、まず、２００μsec 周期を指
定する繰り返しデータＢＤを制御信号発生回路４１へ出
力する。これにより、制御信号発生回路４１から２００
μsec 周期の制御信号ＳＳが出力され、ＣＰＵ３５へ供
給される。以後、ＣＰＵ３５は、制御信号ＳＳが供給さ
れるたびにタイマエリアＴＥ内のデータから「１」を減
算し、この減算結果を再び、タイマエリアＴＥに書き込
む。そして、タイマエリアＴＥの内容が「０」となった
時点で、次のイベントフレームＥＦのタイマデータＴＤ
および第１ワード数データＷＤ１をＲＡＭ３８の領域３
８ａ〜３８ｃから読出し、タイマエリアＴＥおよび一時
記憶エリアＳＰＥに各々書き込む。以後、制御信号ＳＳ
が出力されるたびに、上述した動作が繰り返される。そ
して、操作者がストップスイッチを押すと、上記動作が
停止し、早送りが終了する。このように、早送りの場合
は、領域３８ａ〜３８ｃ内に記憶されているタイマデー
タＴＤおよび第１ワード数データＷＤ１が読み出され、
読みだしたタイマデータＴＤの示す時間が２００μsec
を基準として計測される。また、第１ワード数データＷ
Ｄ１は、次のタイマデータＴＤのアドレス算出に用いら
れる。また、この場合、イベントデータＥＤは領域３８
ａ〜３８ｃから読み出されないので、ピアノの自動演奏
は行なわれない。なお、この早送りにおいても、領域３
８ａ（３８ｂ，３８ｃ）内のタイマデータＴＤおよび第
１ワード数データＷＤ１が全て読み出されると、以後、
フロッピイディスク装置２２のディスク盤から次のデー
タが領域３８ａ（３８ｂ，３８ｃ）へ転送されことは、
自動演奏の場合と同様である。

【００２４】［４］ 早戻しを行なう場合 この早戻しとは、ＲＡＭ３８の領域３８ａ〜３８ｃ内の
データを、自動演奏を行なう場合より早い速度で、か
つ、曲の進行と逆の順序で読み出す動作である。すなわ
ち、操作者が、操作部４３に設けられた早戻しスイッチ
を押すと、前述した早送りの場合と同様に、ＣＰＵ３５
が、まず、２００μsec 周期を指定する繰り返しデータ
ＢＤを制御信号発生回路４１へ出力する。これにより、
制御信号発生回路４１から２００μsec 周期の制御信号
ＳＳが出力され、ＣＰＵ３５へ供給される。以後、ＣＰ
Ｕ３５は、制御信号ＳＳが供給されるたびにタイマエリ
アＴＥ内のデータから「１」を減算し、この減算結果を
再び、タイマエリアＴＥに書き込む。そして、タイマエ
リアＴＥの内容が「０」となった時点で、曲の進行順序
に対して１つ前のイベントフレームＥＦの第２ワード数
データＷＤ２を読み出し、この第２ワード数データＷＤ
２に基づいて上述した１つ前のイベントフレームＥＦの
タイマデータＴＤのアドレスを算出する。次いで、算出
したアドレスに基づいて同イベントフレエームＥＦのタ
イマデータＴＤを読出し、ＲＡＭ３８のタイマエリアＴ
Ｅへ書き込む。以後、制御信号ＳＳが出力されるたび
に、上述した動作が繰り返される。そして、操作者がス
トップスイッチを押すと、上記動作が停止し、早戻しが
終了する。このように、早戻しの場合は、領域３８ａ〜
３８ｃ内に記憶されているタイマデータＴＤが、曲の進
行と逆の順序で読み出され、この読みだしたタイマデー
タＴＤの示す時間が２００μsecを基準として計測され
る。なお、この早戻しの場合、イベントデータＥＤは領
域３８ａ〜３８ｃから読み出されないので、ピアノの自
動演奏は行なわれない。

【００２５】以上説明したように、本実施例によれば、
可変長データであるイベントフレームＥＦの記録、再生
に際し、データ圧縮と可変長データの正確な記録、再生
とを好適に両立できる。また、早送り、早戻し時に自動
演奏を行なわないので、ソレノイドの非定常、過負荷駆
動を回避でき、装置の信頼性、耐久性を向上できる。

【００２６】なお、本実施例のキーコードＫＣが操作デ
ータに、打鍵強度データＳＤが操作強度データに、キー
スイッチ群２４およびキー情報発生回路２７が検出手段
に、各々該当する。また、ＣＰＵ３５の実行するイベン
ト検出処理が状態変化検出手段として、タイマエリアＴ
Ｅ内のデータに加算する処理が計時手段として、各々機
能し、時間データはタイマデータＴＤに該当する。さら
に、タイマデータＴＤおよびイベントデータＥＤからな
るイベントフレームＥＦが演奏データに、第１ワード数
データＷＤ１および第２ワード数データＷＤ２が情報量
データに、各々該当する。また、ＣＰＵ３５が第１ワー
ド数データＷＤ１、イベントフレームＥＦ、第２ワード
数データＷＤ２をフロッピイデイスク装置２２のディス
ク盤に書き込む過程が記憶手段として機能する。さら
に、自動演奏時、ＣＰＵ３５がタイマエリアに書き込ま
れたタイマデータＴＤの内容から１を減算する処理が計
測手段として、そのタイマエリアの内容が０になった時
にＣＰＵ３５が第１ワード数データＷＤ１からタイマデ
ータＴＤのワード数を減算した結果に基づいてＲＡＭ３
８の領域３８ａからイベントデータＥＤを読み出す処理
が読み出し手段として各々機能する。また、ＣＰＵ３５
がイベントデータＥＤに基づいてソレノイド駆動データ
ＳＫＤを作成し、ソレノイド駆動回路２３へ供給してソ
レノイドを駆動する処理が操作子駆動手段として機能す
る。さらに、早送りスイッチ操作時にＣＰＵ３５が制御
信号ＳＳの周期を切り換え、第１ワード数データＷＤ１
およびタイマデータＴＤを読み出し、そのタイマデータ
ＴＤを制御信号ＳＳの周期を基準に計測し、計測終了時
に第１ワード数データＷＤ１を用いて次のタイマデータ
ＴＤのアドレスを算出して次の読み出しを行う処理が早
送り手段として機能する。また、早戻しスイッチ操作時
にＣＰＵ３５が制御信号ＳＳの周期を切り換え、タイマ
データＴＤを制御信号ＳＳの周期を基準に計測し、計測
終了時に曲の進行順序に対して１つ前の第２ワード数デ
ータＷＤ２を用いて１つ前のタイマデータＴＤのアドレ
スを算出して次の読み出しを行う処理が早戻し手段とし
て機能する。

【００２７】以上、本発明の実施例について説明した
が、本発明は、このような実施例に何等限定されるもの
ではなく、その技術思想を逸脱しない範囲内において、
種々の態様により実現し得ることは勿論である。

【００２８】

【発明の効果】以上詳記したように、本発明は、可変長
データである演奏データのデータ長を情報量データと固
定長データである時間データとの差に基づいて定量的に
把握すると共に、早送りおよび早戻し時には自動演奏を
中止するよう構成したため、楽器の演奏状態が変化した
時にのみ演奏データを記憶手段に記憶させるので、演奏
収録に際してデータ圧縮を実現すると共に、自動演奏
時、可変長データである演奏データを情報量データと時
間データとの情報量の差に基づいて正確に読み出すこと
により、多様な演奏状態を反映する可変長データである
演奏データを定量的に操作して記録、再生、早送りおよ
び早戻しすることができ、しかも、早送り時と早戻し時
とには自動演奏しないので、楽器の操作子駆動手段の非
定常、もしくは、過負荷駆動を防止できるというきわめ
て優れた効果を奏する。

【００２９】また、記録媒体に記録された演奏データの
自動演奏中に、演奏データの早送りや早戻しを行う場
合、演奏データが可変長データ構造であっても、適切な
データ処理を実現できる。さらに、早送りや早戻し時に
自動演奏しないため、装置の信頼性および耐久性が向上
するという利点も生じる。

【図面の簡単な説明】

【図１】 従来のピアノ自動演奏装置の概略構成図であ
る。

【図２】 本発明実施例の構成を示すブロック図であ
る。

【図３】 本発明実施例のキースイッチの側断面図であ
る。

【図４】 図２のＲＡＭの内部構成図である。

【図５】 本発明実施例のイベントフレームの構成図で
ある。

【図６】 本発明実施例のイベントデータのフォーマッ
ト図である。

【図７】 本発明実施例のキー操作例を示すタイミング
チャートである。

【図８】 図７の場合のＲＡＭに書き込まれるデータ構
成図である。

【図９】 本発明実施例のインデックステーブル説明図
である。

【図１０】本発明実施例のソレノイド駆動データのタイ
ミングチャートである。

【符号の説明】

２０・・・鍵盤、２３・・・ソレノイド駆動回路、２４・・・キ
ースイッチ群、２７・・・キー情報発生回路、３５・・・中央
処理装置（ＣＰＵ）、３７・・・リードオンリーメモリ
（ＲＯＭ）、３８・・・ランダムアクセスメモリ（ＲＡ
Ｍ）、４７・・・ソレノイド

Claims (1)

1. 【特許請求の範囲】 【請求項１】 楽器の操作子の操作状態を検出して操作
   データ、もしくは、操作強度データの少なくとも一方を
   出力する検出手段と、 演奏収録時、楽曲の進行順に従い、上記検出手段の検出
   結果に基づいて操作状態の変化を検出する状態変化検出
   手段と、 該状態変化検出手段が、状態変化を前回検出した時から
   今回検出した時までの経過時間を所定周期のクロックパ
   ルスに基づいて測定し、所定情報量の時間データとして
   出力する計時手段と、 上記状態変化が検出される毎に、上記操作データ、ある
   いは、上記操作強度データの少なくとも一方および上記
   時間データを含む演奏データの情報量の合計である情報
   量データを、上記演奏データの記録順の前後に各々独立
   に該演奏データに連続して記憶する記憶手段と、 自動演奏時、上記記録順前の情報量データおよび上記時
   間データを記憶順に読み出し、上記所定周期のクロック
   パルスに基づいて計時を開始する計測手段と、 該計測手段の計時値が上記読み出した時間データに一致
   すると、上記読み出した情報量データから上記時間デー
   タの所定情報量を減算して求めた情報量を、上記時間デ
   ータに対応する操作データ、または、操作強度データの
   少なくとも一方として前記記憶手段から読み出す読み出
   し手段と、 該読み出された操作データ、もしくは、操作強度データ
   の少なくとも一方に基づいて、前記楽器の操作子を駆動
   する操作子駆動手段と、 自動演奏中に早送り指令を受けた時、上記記録順前の情
   報量データおよび上記時間データを記憶順に読み出し、
   上記所定周期のクロックパルスより周期の短い短周期ク
   ロックパルスに基づく計時を開始し、該計時値が上記読
   み出した時間データに一致すると、上記読み出した情報
   量データの情報量に基づいて次の記録順に記録されてい
   る記録順前の情報量データおよび時間データを読み出す
   と共に、前記読み出し手段による読み出しを中止する早
   送り手段と、 自動演奏中に早戻し指令を受けた時、上記記録順後の情
   報量データおよび時間データを記憶逆順に読み出し、上
   記所定周期のクロックパルスより周期の短い短周期クロ
   ックパルスに基づく計時を開始し、該計時値が上記読み
   出した時間データに一致すると、上記読み出した情報量
   データの情報量に基づいて前の記録順に記録されている
   記録順後の情報量データおよび時間データを読み出すと
   共に、前記読み出し手段による読み出しを中止する早戻
   し手段と、 を備えたことを特徴とする楽器自動演奏装置。