JPH0512011A - パイプライン回路 - Google Patents
パイプライン回路Info
- Publication number
- JPH0512011A JPH0512011A JP3164126A JP16412691A JPH0512011A JP H0512011 A JPH0512011 A JP H0512011A JP 3164126 A JP3164126 A JP 3164126A JP 16412691 A JP16412691 A JP 16412691A JP H0512011 A JPH0512011 A JP H0512011A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bank
- circuit block
- processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】データ入力順とデータ出力順の関係やデータ入
力総数とデータ出力総数の関係を任意に変更可能で柔軟
性のあるデータ処理を行う。 【構成】メモリバンク11はデータの入出力を行う３個の
バンクａ，ｂ，ｃを有し、それぞれのバンクａ，ｂ，ｃ
の出力端は回路ブロック12、13、14に接続され、また、
回路ブロック12、13の出力端はそれぞれバンクａ，ｂ，
ｃに接続されている。そして、メモリバンク11は回路ブ
ロック12、13、14からアクセス可能に構成され、各回路
ブロックは処理結果をメモリバンク11内にある所定バン
クに格納する。また、どのバンクに格納したかのポイン
タを次段に転送し、バンクのポインタを受け取った回路
ブロックはそのポインタの示すバンク内のデータを処理
する構成である。
力総数とデータ出力総数の関係を任意に変更可能で柔軟
性のあるデータ処理を行う。 【構成】メモリバンク11はデータの入出力を行う３個の
バンクａ，ｂ，ｃを有し、それぞれのバンクａ，ｂ，ｃ
の出力端は回路ブロック12、13、14に接続され、また、
回路ブロック12、13の出力端はそれぞれバンクａ，ｂ，
ｃに接続されている。そして、メモリバンク11は回路ブ
ロック12、13、14からアクセス可能に構成され、各回路
ブロックは処理結果をメモリバンク11内にある所定バン
クに格納する。また、どのバンクに格納したかのポイン
タを次段に転送し、バンクのポインタを受け取った回路
ブロックはそのポインタの示すバンク内のデータを処理
する構成である。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理速度を高速化
するための一手段として各種高速ディジタル処理回路な
どに用いられるパイプライン回路に関するものである。
するための一手段として各種高速ディジタル処理回路な
どに用いられるパイプライン回路に関するものである。
【０００２】
【従来の技術】図２は従来のパイプライン回路の構成を
示すブロック図である。図２において、回路ブロック１
はレジスタ２に接続され、回路ブロック１で第１段目の
処理を行い、レジスタ２において回路ブロック１からの
出力を１データのみ一時的に格納する。レジスタ２に接
続される回路ブロック３はレジスタ４に接続され、回路
ブロック３で第２段目の処理を行い、レジスタ４におい
て回路ブロック３からの出力を１データのみ一時的に格
納する。レジスタ４に接続される回路ブロック５は第３
段目の処理を行う。
示すブロック図である。図２において、回路ブロック１
はレジスタ２に接続され、回路ブロック１で第１段目の
処理を行い、レジスタ２において回路ブロック１からの
出力を１データのみ一時的に格納する。レジスタ２に接
続される回路ブロック３はレジスタ４に接続され、回路
ブロック３で第２段目の処理を行い、レジスタ４におい
て回路ブロック３からの出力を１データのみ一時的に格
納する。レジスタ４に接続される回路ブロック５は第３
段目の処理を行う。
【０００３】上記構成について、以下その動作を説明す
る。まず、回路ブロック１に周期Ｔの時系列データＤ１
〜Ｄ30が入力されると、回路ブロック１で各データが処
理されて周期Ｔの時系列データＡ（Ｄ１）〜Ａ（Ｄ30）
が出力される。この時系列データＡ（Ｄ１）〜Ａ（Ｄ3
0）の各データはそれぞれレジスタ２に時間Ｔの間保持
され、これによりレジスタ２からは時系列データＡ（Ｄ
１）〜Ａ（Ｄ30）が時系列データＤ１〜Ｄ30よりも時間
Ｔだけ遅延してそれぞれ出力される。そして、その後段
の回路ブロック３に周期Ｔの時系列データＡ（Ｄ１）〜
Ａ（Ｄ30）が入力されると、回路ブロック３で各データ
が処理されて周期Ｔの時系列データＢ（Ｄ１）〜Ｂ（Ｄ
30）が出力される。この時系列データＢ（Ｄ１）〜Ｂ
（Ｄ30）の各データはそれぞれレジスタ４に時間Ｔの間
保持され、これにより、レジスタ４からは時系列データ
Ｂ（Ｄ１）〜Ｂ（Ｄ30）が時系列データＡ（Ｄ１）〜Ａ
（Ｄ30）よりも時間Ｔだけ遅延してそれぞれ出力され
る。さらにその後段の回路ブロック５に周期Ｔの時系列
データＢ（Ｄ１）〜Ｂ（Ｄ30）が入力されると、回路ブ
ロック５で各データが処理されて周期Ｔの時系列データ
Ｃ（Ｄ１）〜Ｃ（Ｄ30）が出力される。
る。まず、回路ブロック１に周期Ｔの時系列データＤ１
〜Ｄ30が入力されると、回路ブロック１で各データが処
理されて周期Ｔの時系列データＡ（Ｄ１）〜Ａ（Ｄ30）
が出力される。この時系列データＡ（Ｄ１）〜Ａ（Ｄ3
0）の各データはそれぞれレジスタ２に時間Ｔの間保持
され、これによりレジスタ２からは時系列データＡ（Ｄ
１）〜Ａ（Ｄ30）が時系列データＤ１〜Ｄ30よりも時間
Ｔだけ遅延してそれぞれ出力される。そして、その後段
の回路ブロック３に周期Ｔの時系列データＡ（Ｄ１）〜
Ａ（Ｄ30）が入力されると、回路ブロック３で各データ
が処理されて周期Ｔの時系列データＢ（Ｄ１）〜Ｂ（Ｄ
30）が出力される。この時系列データＢ（Ｄ１）〜Ｂ
（Ｄ30）の各データはそれぞれレジスタ４に時間Ｔの間
保持され、これにより、レジスタ４からは時系列データ
Ｂ（Ｄ１）〜Ｂ（Ｄ30）が時系列データＡ（Ｄ１）〜Ａ
（Ｄ30）よりも時間Ｔだけ遅延してそれぞれ出力され
る。さらにその後段の回路ブロック５に周期Ｔの時系列
データＢ（Ｄ１）〜Ｂ（Ｄ30）が入力されると、回路ブ
ロック５で各データが処理されて周期Ｔの時系列データ
Ｃ（Ｄ１）〜Ｃ（Ｄ30）が出力される。
【０００４】ここで、まず、回路ブロック１で処理が終
わった時系列データＡ（Ｄ１）はレジスタ２に保持され
ており、回路ブロック１は次の時系列データＤ２を処理
し始め、レジスタ２は回路ブロック３に時系列データＡ
（Ｄ１）を出力し、回路ブロック３は時系列データＡ
（Ｄ１）を処理し始める。そして、ある時刻において、
回路ブロック１がデータＤ４を処理していたとすると、
その後段の回路ブロック３はデータＡ（Ｄ３）を、さら
にその後段の回路ブロック５はデータＢ（Ｄ２）を処理
していることになる。
わった時系列データＡ（Ｄ１）はレジスタ２に保持され
ており、回路ブロック１は次の時系列データＤ２を処理
し始め、レジスタ２は回路ブロック３に時系列データＡ
（Ｄ１）を出力し、回路ブロック３は時系列データＡ
（Ｄ１）を処理し始める。そして、ある時刻において、
回路ブロック１がデータＤ４を処理していたとすると、
その後段の回路ブロック３はデータＡ（Ｄ３）を、さら
にその後段の回路ブロック５はデータＢ（Ｄ２）を処理
していることになる。
【０００５】したがって、各回路ブロック１、３、５は
同時に各データを処理していることになり、こうしたデ
ータ処理の並列化によってデータ処理速度の向上を図っ
ている。
同時に各データを処理していることになり、こうしたデ
ータ処理の並列化によってデータ処理速度の向上を図っ
ている。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、入力される時系列データの総数とデータ処
理の結果出力される時系列データの総数が等しくなけれ
ばならず、また、時系列データの処理順が入力と同順で
なければならず、データ処理に柔軟性がないという問題
を有していた。
の構成では、入力される時系列データの総数とデータ処
理の結果出力される時系列データの総数が等しくなけれ
ばならず、また、時系列データの処理順が入力と同順で
なければならず、データ処理に柔軟性がないという問題
を有していた。
【０００７】本発明は上記従来の問題を解決するもの
で、データ入力順とデータ出力順の関係やデータ入力総
数とデータ出力総数の関係を任意に変更可能で柔軟性の
あるデータ処理を行うことができるパイプライン回路を
提供することを目的とするものである。
で、データ入力順とデータ出力順の関係やデータ入力総
数とデータ出力総数の関係を任意に変更可能で柔軟性の
あるデータ処理を行うことができるパイプライン回路を
提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明のパイプライン回路は、パイプラインを構成す
る複数の回路ブロックによりデータ処理を順次行うパイ
プライン回路であって、前記複数の回路ブロックにそれ
ぞれ接続されてデータの入出力を行うデータ格納手段を
設けたものである。
に本発明のパイプライン回路は、パイプラインを構成す
る複数の回路ブロックによりデータ処理を順次行うパイ
プライン回路であって、前記複数の回路ブロックにそれ
ぞれ接続されてデータの入出力を行うデータ格納手段を
設けたものである。
【０００９】
【作用】上記構成により、複数の回路ブロックにそれぞ
れ接続されてデータの入出力を行うデータ格納手段を設
けたので、データ格納手段内に格納されたデータに関し
ては任意の順に読み出して処理することが可能であり、
また、パイプラインを構成する各回路ブロックの段間の
データ送受にデータ格納手段を用い、各回路ブロックの
処理結果を一時データ格納手段内に格納するので、処理
データが入力データに対して増減しても問題ない。
れ接続されてデータの入出力を行うデータ格納手段を設
けたので、データ格納手段内に格納されたデータに関し
ては任意の順に読み出して処理することが可能であり、
また、パイプラインを構成する各回路ブロックの段間の
データ送受にデータ格納手段を用い、各回路ブロックの
処理結果を一時データ格納手段内に格納するので、処理
データが入力データに対して増減しても問題ない。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は本発明の一実施例のパイプラ
イン回路の構成を示すブロック図である。図１におい
て、メモリやレジスタファイルなどのデータ格納手段と
してのメモリバンク11はデータの入出力を行う３個のバ
ンクａ，ｂ，ｃを有し、それぞれのバンクａ，ｂ，ｃの
出力端は回路ブロック12、13、14に接続され、また、回
路ブロック12、13の出力端はそれぞれバンクａ，ｂ，ｃ
に接続されている。そして、メモリバンク11はパイプラ
インの各処理段すなわち回路ブロック12、13、14からア
クセス可能に構成され、回路ブロック12、13は処理結果
をメモリバンク11内にある所定バンクに格納する。ま
た、回路ブロック12はその後段の回路ブロック13、さら
にその後段の回路ブロック14に接続され、どのバンクに
格納したかのポインタを次段に転送し、また、バンクの
ポインタを受け取った回路ブロックはそのポインタの示
すバンク内のデータを処理する構成である。
しながら説明する。図１は本発明の一実施例のパイプラ
イン回路の構成を示すブロック図である。図１におい
て、メモリやレジスタファイルなどのデータ格納手段と
してのメモリバンク11はデータの入出力を行う３個のバ
ンクａ，ｂ，ｃを有し、それぞれのバンクａ，ｂ，ｃの
出力端は回路ブロック12、13、14に接続され、また、回
路ブロック12、13の出力端はそれぞれバンクａ，ｂ，ｃ
に接続されている。そして、メモリバンク11はパイプラ
インの各処理段すなわち回路ブロック12、13、14からア
クセス可能に構成され、回路ブロック12、13は処理結果
をメモリバンク11内にある所定バンクに格納する。ま
た、回路ブロック12はその後段の回路ブロック13、さら
にその後段の回路ブロック14に接続され、どのバンクに
格納したかのポインタを次段に転送し、また、バンクの
ポインタを受け取った回路ブロックはそのポインタの示
すバンク内のデータを処理する構成である。
【００１１】上記構成により、以下その動作を説明す
る。まず、時系列データＤ１〜Ｄ30中メモリバンク11の
バンクａに時系列データＤ１〜Ｄ10、バンクｂに時系列
データＤ11〜Ｄ20、バンクｃに時系列データＤ21〜Ｄ30
が入力される。バンクａに全データが格納された時点
で、回路ブロック12はバンクａ内のデータに対して処理
を開始し、処理結果をバンクａ内に格納する。処理終了
時点で回路ブロック12は回路ブロック13にメモリバンク
11のバンクａを示すポインタを転送する。回路ブロック
13はこのポインタから処理すべきデータがバンクａに格
納されていることを判定する。そして、バンクａ内のデ
ータに対して回路ブロック13は処理を開始し、処理結果
をバンクａ内に格納する。処理終了時点で回路ブロック
13は回路ブロック14にメモリバンク11のバンクａを示す
ポインタを転送する。回路ブロック14はこのポインタか
ら処理すべきデータがバンクａに格納されていることを
判定する。そして、バンクａ内のデータに対して回路ブ
ロック14は処理を開始し、処理結果を出力する。
る。まず、時系列データＤ１〜Ｄ30中メモリバンク11の
バンクａに時系列データＤ１〜Ｄ10、バンクｂに時系列
データＤ11〜Ｄ20、バンクｃに時系列データＤ21〜Ｄ30
が入力される。バンクａに全データが格納された時点
で、回路ブロック12はバンクａ内のデータに対して処理
を開始し、処理結果をバンクａ内に格納する。処理終了
時点で回路ブロック12は回路ブロック13にメモリバンク
11のバンクａを示すポインタを転送する。回路ブロック
13はこのポインタから処理すべきデータがバンクａに格
納されていることを判定する。そして、バンクａ内のデ
ータに対して回路ブロック13は処理を開始し、処理結果
をバンクａ内に格納する。処理終了時点で回路ブロック
13は回路ブロック14にメモリバンク11のバンクａを示す
ポインタを転送する。回路ブロック14はこのポインタか
ら処理すべきデータがバンクａに格納されていることを
判定する。そして、バンクａ内のデータに対して回路ブ
ロック14は処理を開始し、処理結果を出力する。
【００１２】ここで、ある時刻において回路ブロック14
がバンクａ内のデータを処理していたとすると、回路ブ
ロック13はバンクｂ内のデータを、回路ブロック12はバ
ンクｃ内のデータを同時に処理していることになる。
がバンクａ内のデータを処理していたとすると、回路ブ
ロック13はバンクｂ内のデータを、回路ブロック12はバ
ンクｃ内のデータを同時に処理していることになる。
【００１３】したがって、各回路ブロック12、13、14は
同時に各データを処理していることになり、こうした処
理の並列化により処理速度の向上を図ることができる。
また、入力データを１度データバンク11内に格納するの
で、必要な順にデータバンク11からデータを読み出して
各回路ブロック12、13、14で順次データ処理をすること
ができる。すなわち、メモリバンク11内に格納されたデ
ータに関しては任意の順に読み出して処理することがで
きる。さらに、パイプラインの段間のデータ送受にメモ
リバンク11を用いるので、データバンク11のメモリ容量
の許す限りのデータを発生させることができる。すなわ
ち、処理結果を一時メモリバンク11内に格納するので、
処理データが入力データに対して増減しても問題ない。
同時に各データを処理していることになり、こうした処
理の並列化により処理速度の向上を図ることができる。
また、入力データを１度データバンク11内に格納するの
で、必要な順にデータバンク11からデータを読み出して
各回路ブロック12、13、14で順次データ処理をすること
ができる。すなわち、メモリバンク11内に格納されたデ
ータに関しては任意の順に読み出して処理することがで
きる。さらに、パイプラインの段間のデータ送受にメモ
リバンク11を用いるので、データバンク11のメモリ容量
の許す限りのデータを発生させることができる。すなわ
ち、処理結果を一時メモリバンク11内に格納するので、
処理データが入力データに対して増減しても問題ない。
【００１４】
【発明の効果】以上のように本発明によれば、複数の回
路ブロックにそれぞれ接続されてデータの入出力を行う
データ格納手段を設けたことにより、入力データを１度
データ格納手段内に格納し、必要な順にデータ格納手段
からデータを読み出して各回路ブロックでデータ処理を
することができ、また、各回路ブロックの処理結果をデ
ータ格納手段に格納し、データ格納手段のメモリ容量の
許す限りのデータを発生させることができるなど、柔軟
性のあるデータ処理を行うことができるものである。
路ブロックにそれぞれ接続されてデータの入出力を行う
データ格納手段を設けたことにより、入力データを１度
データ格納手段内に格納し、必要な順にデータ格納手段
からデータを読み出して各回路ブロックでデータ処理を
することができ、また、各回路ブロックの処理結果をデ
ータ格納手段に格納し、データ格納手段のメモリ容量の
許す限りのデータを発生させることができるなど、柔軟
性のあるデータ処理を行うことができるものである。
【図１】本発明の一実施例のパイプライン回路の構成を
示すブロック図である。
示すブロック図である。
【図２】従来のパイプライン回路の構成を示すブロック
図である。
図である。
11 メモリバンク 12、13、14 回路ブロック
Claims (1)
- 【特許請求の範囲】 【請求項１】 パイプラインを構成する複数の回路ブロ
ックによりデータ処理を順次行うパイプライン回路であ
って、前記複数の回路ブロックにそれぞれ接続されてデ
ータの入出力を行うデータ格納手段を設けたパイプライ
ン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164126A JPH0512011A (ja) | 1991-07-04 | 1991-07-04 | パイプライン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164126A JPH0512011A (ja) | 1991-07-04 | 1991-07-04 | パイプライン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512011A true JPH0512011A (ja) | 1993-01-22 |
Family
ID=15787244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164126A Pending JPH0512011A (ja) | 1991-07-04 | 1991-07-04 | パイプライン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512011A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510229A (ja) * | 2003-10-31 | 2007-04-19 | ソニックス・インコーポレーテッド | サービス品質モデルを確立するための方法と装置 |
-
1991
- 1991-07-04 JP JP3164126A patent/JPH0512011A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510229A (ja) * | 2003-10-31 | 2007-04-19 | ソニックス・インコーポレーテッド | サービス品質モデルを確立するための方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766561A (en) | Method and apparatus for implementing multiple filters with shared components | |
| US4939684A (en) | Simplified processor for digital filter applications | |
| JP2752634B2 (ja) | ソート処理装置 | |
| EP0589662A2 (en) | Digital signal processing system | |
| JPH0512011A (ja) | パイプライン回路 | |
| JPS6238975A (ja) | 自己相関装置 | |
| US6789097B2 (en) | Real-time method for bit-reversal of large size arrays | |
| JPS6211736B2 (ja) | ||
| JP2518387B2 (ja) | シリアルデ―タ伝送回路 | |
| JPS6155686B2 (ja) | ||
| JPH0267665A (ja) | インタフェイス回路 | |
| JPH0477349B2 (ja) | ||
| JP2541697B2 (ja) | パイプライン演算装置 | |
| JP3675948B2 (ja) | データ変換方法及びその装置 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| CN120832171A (zh) | 向量解压缩系统及方法 | |
| TW201643746A (zh) | 資料分配裝置、訊號處理裝置及其資料分配方法 | |
| JP2555171B2 (ja) | ビット判定方法 | |
| JPS6220590B2 (ja) | ||
| JPH0667844A (ja) | ソーティング方法およびソーティング回路 | |
| JPH01303525A (ja) | データフロー演算回路 | |
| JPH06259391A (ja) | パイプライン状処理装置構成方式 | |
| JPH05143289A (ja) | 加算回路 | |
| JPH05143288A (ja) | 加算回路 | |
| JPS62154140A (ja) | マ−ジ処理装置 |