JPH05122519A - ピークホールド回路 - Google Patents

Abstract

(57)【要約】 【目的】 少ないアナログ部品でアナログ信号のピーク
値をホールドすることができるノイズの影響が受け難い
ピークホールド回路を実現する。 【構成】 ＣＰＵ３１は、ピーク値の候補データＰＳＥ
Ｔを発生する。デジタル／アナログ変換回路３３は、ピ
ーク値候補データＰＳＥＴをアナログのピーク値候補信
号ＰＨに変換する。コンパレータ回路３５は、被検出対
象のアナログ入力信号Ｖref1とピーク値候補信号ＰＨと
を大小比較し、その比較結果（ＦＰＫ）をフリップフロ
ップ回路３６を介してＣＰＵ３１に与える。ＣＰＵ３１
は、この比較結果ＦＰＫに応じてピーク値候補データＰ
ＳＥＴを更新する。そして、上述のピーク値候補信号Ｐ
Ｈを検出ピーク値信号として出力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はピークホールド回路に関
し、例えば、画像読取装置の包絡線補正回路に適用し得
るものである。

【０００２】

【従来の技術】画像読取装置においては、原稿から読み
取った信号を、基準白地から得た包絡線信号を基準とし
てアナログ／デジタル変換して濃度値を表すデータを得
ている。このように用いる包絡線信号を得る従来の構成
には、ピークホールド回路が利用されている。

【０００３】以下、図２及び図３を用いてまずピークホ
ールド回路を有する画像読取装置を説明し、次に図４を
用いて従来のピークホールド回路の詳細を説明する。

【０００４】図３において、図示しない透光性を有する
原稿載置台に載置された原稿１４の副走査方向の先端に
は基準白地（白テープや白板や原稿自体の先端部）１２
が設けられており、包絡線信号を得る場合には光源（例
えば螢光管）１３からの光線がこの基準白値１２に照射
される。この基準白値１２から反射された光線は、光路
折曲用のミラーや集光レンズ等で構成された光学系１５
を介して１次元ＣＣＤセンサ１に結像される。

【０００５】このようにしてＣＣＤセンサ１に結像され
た基準白地１２に対する画像信号は、図示しないタイミ
ング発生回路からのタイミング信号によってＣＣＤセン
サ１からシリアルなアナログ画像信号として順次取り出
されて、図２に示す増幅回路２に与えられる。

【０００６】増幅回路２によって増幅された基準白地に
対する画像信号Ｖref1は、アナログ／デジタル変換回路
３及びピークホールド回路４に与えられる。ピークホー
ルド回路４は、この画像信号Ｖref1のピーク値をホール
ドし、ピーク値信号ＰＨを、セレクタ信号ＳＥＬ１に基
づいてこのタイミングで通過状態に制御されているアナ
ログスイッチ５を介してアナログ／デジタル変換回路３
に基準入力として与える。アナログ／デジタル変換回路
３は、ピーク値信号ＰＨを最大値として画像信号Ｖref1
をデジタルデータ列Ｄref に変換する。例えば、ステッ
プ数を６４に選定した場合、ピーク値信号ＰＨが「６
４」になるように画像信号Ｖref1をデジタル化する。

【０００７】なお、画像信号Ｖref1がアナログ／デジタ
ル変換回路３に入力される前にピーク値のホールドが完
了している必要があり、そのため、画像信号Ｖref1を遅
延させてアナログ／デジタル変換回路３に入力したり、
基準白地１２の読取りを２回実行させ、１回目にピーク
ホールド動作させ、２回目でアナログ／デジタル変換さ
せたりしている。

【０００８】このようにして基準白地１２に対して得ら
れたデジタルデータ列（包絡線データ）Ｄref は、セレ
クタ信号ＳＥＬ１に基づいて有効に動作するラッチ回路
７にラッチされた後、メモリ９のアドレスカウンタ回路
８が発生したアドレスのエリアに順次格納される。

【０００９】このようにして包絡線データＤref の格納
が終了すると、原稿１４からの読取り動作が実行され
る。原稿１４から読み取られてＣＣＤセンサ１によって
光電変換され、増幅回路２によって増幅されて得られた
アナログ画像信号Ｖinは、アナログ／デジタル変換回路
３に与えられる。このときには、アナログ／デジタル変
換回路３に対して、包絡線データＤref をアナログ／デ
ジタル変換した包絡線信号Ｖref2が基準信号として与え
られる。すなわち、アドレスカウンタ８がアナログ画像
信号Ｖinの主走査方向の位置に応じたアドレスを順次発
生してメモリ９から包絡線データＤref を出力させ、こ
の包絡線データＤref をデジタル／アナログ変換回路１
０がアナログ信号に変換した後増幅回路１１が増幅し、
そして、セレクタ信号ＳＥＬ２に基づいて通過状態に制
御されているアナログスイッチ６を介して増幅信号をア
ナログ／デジタル変換回路３に基準信号（包絡線信号）
Ｖref2として与える。

【００１０】かくして、アナログ／デジタル変換回路３
は、この包絡線信号Ｖref2を最大値としてそのときのア
ナログ画像信号ＶinをデジタルデータＤout に変換し
て、表示装置や濃度値データ処理装置等に出力する。す
なわち、包絡線信号Ｖref2をデジタルデータの最大値
（例えば「６４」）に対応させた場合の相対的大きさを
表すようにアナログ画像信号Ｖinをデジタル化する。

【００１１】なお、包絡線信号Ｖref2を基準としてアナ
ログ画像信号Ｖinをデジタル化するのは、一様な基準白
地を読み取っても光源の幅方向（主走査方向）の照射特
性やいわゆるコサイン４乗則等によって、ＣＣＤセンサ
１から得られる画素信号は中央部より両端部が低くなる
特性を有し、アナログ画像信号Ｖinが原稿の濃度値に対
して線形関係を有しないので、これを補償するためであ
る。

【００１２】以上のような画像読取装置に用いられるピ
ークホールド回路４は、従来、例えば図４に示すような
構成のものが用いられていた。

【００１３】図４において、ピークホールド回路４は、
現時点のアナログ画像信号Ｖref1とその時点までのピー
ク値信号ＰＨとの差分を増幅する差分増幅回路１６と、
逆流阻止用かつ整流用のダイオード１７と、ピーク値ホ
ールド用のコンデンサ１８と、コンデンサ１８の容量値
と共にピークホールドの時定数を定める抵抗１９と、イ
ンピーダンス変換用の増幅回路２０とから構成されてい
る。すなわち、それまでのピーク値信号ＰＨより入力ア
ナログ画像信号Ｖref1が大きい場合に、コンデンサ１８
による充電電圧を高めてピーク値信号ＰＨを更新してい
く構成のものである。

【００１４】

【発明が解決しようとする課題】上述したように、ピー
クホールド処理に供する信号がアナログ信号Ｖref1であ
るため、ピークホールド回路４としても、図４に示した
アナログ要素の組み合わせでなる構成のものを適用して
いた。

【００１５】そのため、アナログ回路が有する一般的な
欠点を図４に示したピークホールド回路４も有する。す
なわち、同一構成のピークホールド回路４であっても製
品ばらつきが生じてしまうという欠点、及び、ノイズの
影響を受け易いという欠点を有する。

【００１６】ピークホールド回路４がこのような欠点を
有するため、ピークホールド回路４を用いた画像読取装
置も以下のような欠点を有する。ピークホールド回路４
の時定数は、コンデンサ１８及び抵抗１９の値によって
定まるのであるが、ピークホールド回路４間でこの時定
数が異なる。そのため、同一の基準白地１２を読み取っ
てもピーク値信号ＰＨの変動が製品によって微妙に異な
り、異なる包絡線データＤref を得ることになり、同一
原稿に対して得られた濃度値データも画像読取装置間で
異なる。また、基準白地１２からのアナログ画像信号Ｖ
ref1に例えばスパイク状ノイズが混入した場合、時定数
によってこのノイズの影響が緩和されることはされる
が、アナログ回路であるために完全に除去することがで
きず、包絡線データＤref にもノイズの影響が入り込
み、正確な濃度値データを得ることができない。なお、
時定数を大きくするとノイズの影響を大きく押さえるこ
とができるが、ピーク値に対する追従性が悪くなり、そ
のため、ピーク値の追従性から時定数を選定しており、
ノイズの影響を押さえ切れない。

【００１７】このように、ピークホールド回路４の特性
がそのまま画像読取精度に影響を与えるため、画像読取
装置においては高精度のピークホールド回路が求められ
ている。

【００１８】本発明は、以上の点を考慮してなされたも
のであり、少ないアナログ部品でアナログ信号のピーク
値をホールドすることができるノイズの影響が受け難い
ピークホールド回路を提供しようとするものである。

【００１９】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、ピーク値の候補データを発生す
るピーク値候補データ発生手段と、発生されたピーク値
候補データをアナログのピーク値候補信号に変換するデ
ジタル／アナログ変換手段と、被検出対象のアナログ入
力信号とピーク値候補信号とを大小比較してピーク値候
補データ発生手段に日っかあう結果を与える比較手段と
を備え、ピーク値候補データ発生手段が比較手段による
比較結果に応じてピーク値候補データを更新すると共
に、デジタル／アナログ変換手段からのピーク値候補信
号を検出ピーク値信号として出力するようにした。

【００２０】

【作用】本発明において、ピーク値候補データ発生手段
はピーク値の候補データを発生してデジタル／アナログ
変換手段に与える。デジタル／アナログ変換手段は、ピ
ーク値候補データをアナログのピーク値候補信号に変換
して比較手段に与える。比較手段は、被検出対象のアナ
ログ入力信号とピーク値候補信号とを大小比較して比較
結果をピーク値候補データ発生手段に与える。ピーク値
候補データ発生手段はまた、比較手段による結果結果に
応じてピーク値候補データを更新する。そして、デジタ
ル／アナログ変換手段からのピーク値候補信号を検出ピ
ーク値信号として出力する。

【００２１】

【実施例】以下、本発明を、画像読取装置のピークホー
ルド回路に適用した一実施例を図面を参照しながら詳述
する。

【００２２】ここで、図１はこの実施例のピークホール
ド回路３０の構成を示すものであり、図５はそのＣＰＵ
３１の処理フローチャートである。

【００２３】図１に示すように、このピークホールド回
路３０は、ＣＰＵ３１、ラッチ回路３２、デジタル／ア
ナログ変換回路３３、増幅回路３４、コンパレータ回路
３５及びＪＫフリップフロップ回路３６からなる。

【００２４】ＣＰＵ３１は、画像読取装置のシステムＣ
ＰＵであって、ピークホールド回路３０の機能部として
は、ＪＫフリップフロップ回路３６からの出力信号ＦＰ
Ｋに基づいてピーク値の候補データＰＳＥＴを発生した
り、フリップフロップ回路３６のクリア処理を実行した
りするものである。詳細には、図５のフローチャートに
示す処理を実行する。

【００２５】ラッチ回路３２は、ＣＰＵ３１が出力した
ピーク値候補データＰＳＥＴをラッチするものであり、
デジタル／アナログ変換回路３３はそのピーク値候補デ
ータＰＳＥＴをアナログ信号に変換するものであり、増
幅回路３４はこのアナログ信号の増幅処理（増幅率１）
を通じてインピーダンス変換を行なうものであり、増幅
回路３４からの出力アナログ信号がピーク値候補信号Ｐ
Ｈとなってコンパレータ回路３５に与えられる。

【００２６】コンパレータ回路３５には、基準白地１２
に対するアナログ画像信号Ｖref1（図２参照）も入力さ
れており、このアナログ画像信号Ｖref1がピーク値候補
信号ＰＨより大きいときに論理“１”をＪＫフリップフ
ロップ回路３６のＪ入力端子に与え、アナログ画像信号
Ｖref1がピーク値候補信号ＰＨより小さいときに論理
“０”をＪＫフリップフロップ回路３６のＪ入力端子に
与える。

【００２７】ＪＫフリップフロップ回路３６のＫ入力端
子は常時論理“０”になされており、また、ＪＫフリッ
プフロップ回路３６にはＣＰＵ３１からリセット信号も
与えられるようになされている。従って、ＪＫフリップ
フロップ回路３６はＣＰＵ３１によってリセットされた
直後は論理“０”のＱ出力を出力し、アナログ画像信号
Ｖref1がピーク値候補信号ＰＨより小さいときにはそれ
直前のＱ出力を維持し、アナログ画像信号Ｖref1がピー
ク値候補信号ＰＨより大きいときに論理“１”のＱ出力
を出力する。このＱ出力がピーク値候補データＰＳＥＴ
を増大させるか否かを表す信号ＦＰＫとしてＣＰＵ３１
に与えられる。

【００２８】ＣＰＵ３１は、この信号ＦＰＫに基づい
て、後述するようにピーク値候補データＰＳＥＴの更新
処理を行ない、かくして得られたピーク値候補信号ＰＨ
が画像信号Ｖref1のピーク値をホールドした信号として
アナログスイッチ５（図２参照）に出力される。

【００２９】次に、ＣＰＵ３１が行なうピークホールド
機能に係る処理を図５を用いて説明する。ＣＰＵ３１
は、基準白地１２に対するある１回の読取動作の起動と
並行して図５に示す処理を開始し、まず、ピーク値候補
データＰＳＥＴを初期値ＰＳＥＴ０に設定すると共に、
下方上方切替フラグＦＬＧをリセットする（ステップ１
００、１０１）。ピーク値候補データＰＳＥＴの初期値
ＰＳＥＴ０は、実験等によって予め定めておくものであ
り、例えば、実験等によって得られたピーク値より多少
小さめに設定しておく。

【００３０】その後、ＣＰＵ３１は、ピーク値候補デー
タＰＳＥＴをラッチ回路３２にラッチさせ、ＪＫフリッ
プフロップ回路３６をクリアさせた後、フリップフロッ
プ回路３６の出力信号ＦＰＫの論理を判別する（ステッ
プ１０２〜１０４）。

【００３１】ここで、フリップフロップ回路３６の出力
信号ＦＰＫが論理“１”であると（ピーク値候補データ
ＰＳＥＴによるピーク値候補信号ＰＨがアナログ画像信
号Ｖref1より小さいと）、ピーク値候補データＰＳＥＴ
を１インクリメントし、下方上方切替フラグＦＬＧをセ
ットして上述したステップ１０２に戻る（ステップ１０
５、１０６）。なお、ピーク値候補データＰＳＥＴの１
インクリメントによるピーク値候補信号ＰＨの変化分
は、実験等によって予め定められており、中央部が両端
よりレベルが高い基準白地１２からの実験によるアナロ
グ画像信号の増分変化を考慮して定められている。ステ
ップ１０４の判断によって、フリップフロップ回路３６
の出力信号ＦＰＫが論理“０”という結果を得ると（ピ
ーク値候補データＰＳＥＴによるピーク値候補信号ＰＨ
がアナログ画像信号Ｖref1より大きいと）、ＣＰＵ３１
は再度ＪＫフリップフロップ回路３６をクリアさせた
後、フリップフロップ回路３６の出力信号ＦＰＫの論理
を判別する（ステップ１０７、１０８）。

【００３２】ここでも、フリップフロップ回路３６の出
力信号ＦＰＫが論理“１”であると、ピーク値候補デー
タＰＳＥＴを１インクリメントし、下方上方切替フラグ
ＦＬＧをセットして上述したステップ１０２に戻る（ス
テップ１０５、１０６）。他方、フリップフロップ回路
３６の出力信号ＦＰＫが論理“０”であると、下方上方
切替フラグＦＬＧがセットされているか否かを判断する
（ステップ１０９）。

【００３３】上述したステップ１０６による処理を少な
くとも１回以上実行されて下方上方切替フラグＦＬＧが
セットされていると、上述したステップ１０２に戻る。
これに対して、下方上方切替フラグＦＬＧがセットされ
ていないと、ピーク値候補データＰＳＥＴを１デクリメ
ントした後上述したステップ１０２に戻る（ステップ１
１０）。

【００３４】ここで、下方上方切替フラグＦＬＧは、ピ
ーク値候補データＰＳＥＴに対応したピーク値候補信号
ＰＨより大きいアナログ画像信号Ｖref1を見つけるまで
は、ピーク値候補データＰＳＥＴを下げてピーク値を探
索し、一旦、ピーク値候補データＰＳＥＴに対応したピ
ーク値候補信号ＰＨより大きいアナログ画像信号Ｖref1
を見つけると、ピーク値候補データＰＳＥＴを上方にの
み修正するように制御するために用いられているもので
ある。

【００３５】なお、ピーク値候補データＰＳＥＴの下方
への更新をフリップフロップ回路３６の出力信号ＦＰＫ
の２回の判断によって行ない、ピーク値候補データＰＳ
ＥＴの上方への更新をフリップフロップ回路３６の出力
信号ＦＰＫの１回の判断によって行なうようにしたの
は、上側ピークの検出ホールドであるので上側への追従
性を速めるためであり、また、ピーク値候補データＰＳ
ＥＴの初期値ＰＳＥＴ０を実験等によって定めているの
でこれより小さいピーク値が生じる可能性が小さいこと
を考慮したためである。

【００３６】図６は、基準白地１２からのアナログ画像
信号Ｖref1と、ピーク値候補信号ＰＨの変化例を示すも
のである。

【００３７】今、アナログ画像信号Ｖref1の最初のレベ
ル（主走査方向の最初の画素レベル）よりピーク値候補
データデータＰＳＥＴの初期値ＰＳＥＴ０が大きい場合
には、ＣＰＵ３１はピーク値候補データデータＰＳＥＴ
を徐々に下げていってピーク値候補信号ＰＨがアナログ
画像信号Ｖref1と一致するようにする（ステップ１０２
〜１０４、１０７〜１１０でなる処理ループを繰返し実
行する）。そして、アナログ画像信号Ｖref1と一致する
と、アナログ画像信号Ｖref1の上方変化に追従させてピ
ーク値候補信号ＰＨ（ピーク値候補データデータＰＳＥ
Ｔ）を変化させる（ステップ１０２〜１０６でなる処理
ループ、又は、ステップ１０２〜１０４、１０７、１０
８、１０５、１０６でなる処理ループを繰返し実行す
る）。その後に、アナログ画像信号Ｖref1が下方に変化
しても、ＣＰＵ３１はピーク値候補データデータＰＳＥ
Ｔを変化させずに維持させる（ステップ１０２〜１０
４、１０７〜１０９でなる処理ループを繰返し実行す
る）。

【００３８】このようにしてピーク値をホールドしてい
る状態で、再度、基準白地１２からの読取りを実行させ
て、従来と同様に処理させて包絡線データＤref をメモ
リ９に格納させる。

【００３９】従って、上述のピークホールド回路３０に
よれば、時定数を決定するようなアナログ要素を使用し
ていないので、同一のアナログ入力信号（アナログ画像
信号Ｖref1）に対して、製品が異なっても同一のピーク
値信号ＰＨを得ることができる。

【００４０】また、アナログ入力信号にスパイク状ノイ
ズが混入されても、コンパレータ回路３５の出力が単に
論理“１”となるだけであってピーク値信号ＰＨが１単
位分だけ大きくなるだけであり、ほとんど影響を受ける
ことがない。

【００４１】このようにピークホールド回路３０が高精
度のものとなるので、画像読取装置も高精度のものとな
って製品間のばらつきが非常に小さいものとなり、ノイ
ズの影響が受け難いものとなる。

【００４２】なお、上述の実施例においては、本発明に
よるピークホールド回路を画像読取装置に適用したもの
を示したが、他の装置のピークホールド回路に本発明を
適用することができる。

【００４３】上述の実施例においては、ピーク値候補デ
ータＰＳＥＴの更新処理をＣＰＵ３１によるソフトウェ
アで行なうものを示したが、かかる処理構成をハードウ
ェアによって実現しても良い。また、上方への更新処理
及び下方への更新処理の処理速度は、上記実施例のもの
に限定されない。

【００４４】さらに、上述の実施例においては、入力信
号の上側ピークをホールドするものを示したが、下側ピ
ーク（ボトムレベル）をホールドするものに適用するこ
ともできる。

【００４５】

【発明の効果】以上のように、本発明によれば、ピーク
値の候補データを発生し、これをアナログのピーク値候
補信号に変換した後被検出対象のアナログ入力信号と大
小比較し、その比較結果に応じてピーク値候補データを
更新すると共に、上述したピーク値候補信号を検出ピー
ク値信号として出力するようにしたので、少ないアナロ
グ部品でアナログ信号のピーク値をホールドすることが
できるノイズの影響が受け難いピークホールド回路を実
現できる。

【図面の簡単な説明】

【図１】実施例のピークホールド回路の構成を示すブロ
ック図である。

【図２】ピークホールド回路を有する画像読取装置の構
成を示すブロック図である。

【図３】その画像読取装置の光学的処理構成を示す説明
図である。

【図４】従来のピークホールド回路を示すブロック図で
ある。

【図５】実施例のピークホールド回路内のＣＰＵの処理
フローチャートである。

【図６】実施例のピークホールド処理の説明用信号波形
図である。

【符号の説明】

３０…ピークホールド回路、３１…ＣＰＵ、３３…デジ
タル／アナログ変換回路、３５…コンパレータ回路、３
６…ＪＫフリップフロップ回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ピーク値の候補データを発生するピーク
   値候補データ発生手段と、発生されたピーク値候補デー
   タをアナログのピーク値候補信号に変換するデジタル／
   アナログ変換手段と、被検出対象のアナログ入力信号と
   ピーク値候補信号とを大小比較して上記ピーク値候補デ
   ータ発生手段に比較結果を与える比較手段とを備え、 上記ピーク値候補データ発生手段が上記比較手段による
   比較結果に応じてピーク値候補データを更新すると共
   に、上記デジタル／アナログ変換手段からのピーク値候
   補信号を検出ピーク値信号として出力することを特徴と
   するピークホールド回路。