JPH0441389B2 - - Google Patents
Info
- Publication number
- JPH0441389B2 JPH0441389B2 JP59171338A JP17133884A JPH0441389B2 JP H0441389 B2 JPH0441389 B2 JP H0441389B2 JP 59171338 A JP59171338 A JP 59171338A JP 17133884 A JP17133884 A JP 17133884A JP H0441389 B2 JPH0441389 B2 JP H0441389B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- reference value
- value
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Character Input (AREA)
Description
（産業上の利用分野）
本発明は、光学式文字読取り装置等のスキヤニ
ングにより得られたアナログビデオ信号を白レベ
ルと黒レベルに対応した２値化信号に変換するビ
デオ信号処理装置に関する。 （従来技術） 従来、光学式文字読取り装置等においては、例
えば第５図に示すように、用紙２０に描かれた文
字を光源２２によつて照明し、この照明による反
射光をレンズ２３を介してイメージスキヤナ２４
に入射し、イメージスキヤナ２４によるライン走
査で光電変換されたアナログビデオ信号を作り出
し、信号処理回路２５においてデジタルビデオ信
号を白レベルと黒レベルに対応して２値化する信
号処理を行ない、この２値化データに基づいて光
学的に読取られた文字を認識するようにしてい
る。 ところで、イメージスキヤナ２４から得られる
アナログビデオ信号は、第６図ａに示すように、
光源やレンズの影響で中央が明るい信号として得
られ、通常この現象はシエーデングとして知られ
ており、このシエーデングを補正しても第６図ｂ
に示すようにアナログビデオ信号には明るさのバ
ラ付きが残り、固定的に定めた基準レベルとの比
較による２値化では正確な信号処理ができない。 そこで、アナログビデオ信号の変化に追従した
基準信号を作成するため、第７図に示すピークホ
ールド回路が信号処理に使用されている。 第７図のピークホールド回路は、バツフアアン
プ２６と２７の間に信号保持用のコンデンサC1
を設け、コンデンサC1の充電はダイオードD1に
より急速充電とし、一方、コンデンサC1の放電
は抵抗R1を介しておこなうことで緩やかな放電
としている。即ち、ピークホールド回路は、背景
となる白部分には早い時定数による充電で追従
し、文字に対応した黒部分には遅い時定数による
放電で追従する特性をもち、第８図に破線で示し
たピークホールド出力を得る。 このピークホールド回路の出力は、抵抗R2と
R3で規定の信号レベルに分圧され、コンパレー
タ２８にアナログビデオ信号の変化に追従した基
準レベルVrを設定し、コンパレータ２８でアナ
ログビデオ信号との比較で例えば白部分でＬレベ
ル、黒部分でＨレベルとなる２値化出力V0を得
ている。 （発明が解決しようとする問題点） しかしながら、このような従来のアナログ信号
処理にあつては、基準値を作成するピークホール
ド回路の充放電特性がダイオード、コンデンサ、
抵抗で決められていたため、各素子のバラツキを
補正するためにバリユーム等の調整手段を多数使
用して電圧調整を行なわなければならず、また温
度変化等のアナログ特有の補償も施さなければな
らなかつた。更に、紙面ノイズ、イメージスキヤ
ナの感度バラツキ、光源光量の分布変動などの理
由で白部分に追従させるためにはピークホールド
回路の充電時定数を速くしなければならないが、
高速化には限界があり、またビデオ周波数を変更
する必要が生じた場合には、ピークホールド回路
の時定数再調整が必要になるという問題があつ
た。 （問題を解決するための手段） 本発明は、このような従来の問題点に鑑みてな
されたもので、回路調整を一切必要とすることな
くアナログビデオ信号に追従した適正な２値化の
基準信号を発生できるようにするため、アナログ
ビデオ信号をＡ／Ｄ変換器でデジタル信号に変換
し、基準信号発生手段に予め複数の基準値を記憶
しておき、Ａ／Ｄ変換器のデジタル出力値と前回
出力された基準値とを比較し、デジタル値が前回
の基準値以上のときにはデジタル値に対応した記
憶基準値を新たな基準値として出力し、一方、デ
ジタル値が前回の基準値より小さいときには前回
基準値の記憶出力を保持すると共に、一定の時間
が経過する毎に基準値を順次ステツプ的に減少さ
せ、このような基準値発生手段からの基準値と
Ａ／Ｄ変換器のデジタル出力とを比較手段で比較
してデジタルビデオ信号を２値化以上の多値化信
号に変換するようにしたものである。 （実施例） 第１図は本発明の一実施例を示した回路ブロツ
ク図である。 まず、構成を説明すると、１はイメージスキヤ
ナで得られたアナログビデオ信号をデジタルビデ
オViに変換するＡ／Ｄ変換器であり、Ａ／Ｄ変
換器１から出力されたデジタルビデオ信号Viは
基準信号発生部２と基準信号と、デジタルビデオ
信号との比較により多値化信号V0を出力する比
較手段としてのROM３に供給されている。 基準信号発生部２はデジタルビデオ信号Viに
追従して変化する基準信号Vrを発生する機能を
有し、ROM４，７，１０、ラツチ５、アンドゲ
ート６、カウンタ８及びインバータ９で構成され
ている。 この基準信号発生部２における各回路要素を説
明すると、次の通りである。 ROM４にはデジタルビデオ信号Viと後の説明
で明らかにするROM７の出力信号Vr1が与えら
れ、デジタルビデオ信号Viと出力信号Vr1の大小
関係に基づいて次の関係式の下に基準信号Vrを
ROM３に出力する。 Vi≧Vr1のときVr＝Vi Vi＜Vr1のときVr＝Vr1 ……(1) 即ち、デジタルビデオ信号Vi1ROM７の出力信
号Vr1以上の時、デジタルビデオ信号Viを基準信
号Vrとして出力し、一方、デジタルビデオ信号
ViがROM７の出力信号Vr1より小さい時、基準
信号Vrを出力信号Vr1として出力する。 この様なROM４におけるデジタルビデオ信号
Viと出力信号Vr1との比較に基づいた基準信号Vr
の出力は、デジタルビデオ信号Viと出力信号Vr1
をテーブルアドレスデータとしたテーブルメモリ
をROM４に記憶しておくことで実現することが
できる。即ち、信号ViとVr1の各デジタルビツト
をアドレスとしたメモリテーブルを作成し、特定
のViとVr1の値で定まるテーブル位置のデータエ
リアに前記(1)式の大小関係から定まるViまたは
Vr1の値を書き込んでおき、Vi及びVr1をアドレ
スデータとしてテーブルメモリのデータ位置を指
定することで、両者の大小関係に基づいたViま
たはVr1を基準信号Vrとして読出すことができ
る。換言すれば、ROM４ではデジタルビデオ信
号Viとの比較に使用する複数の基準信号Vrが予
め記憶されていることになる。また、ROM４は
MSBビツトの出力端子を備え、このMSBビツト
はデジタルビデオ信号ViとROM７の出力信号
Vr1との大小関係から次の様にMSBビツトの出力
を生ずる。 Vi≧Vr1のとき MSB＝１ Vi＜Vr1のときMSB＝０ ……(2) 次にラツチ５はROM４のMSBビツト出力のも
とにROM３へ与えられた前回の基準信号Vrを次
の基準信号を発生させるためにラツチする機能を
有する。即ち、ラツチ５のラツチ制御はアンドゲ
ート６の出力で行われ、アンドゲート６には
ROM４のMSBビツト出力とＡ／Ｄ変換器１で使
用したＡ／Ｄ変換用のクロツクパルスと同じクロ
ツクパルスCKが与えられており、MSBビツトが
“１”となつた時のＨレベル出力、即ちVi≧Vr1
時にROM３に対する基準信号Vrをラツチし、ラ
ツチ信号Vr2として出力する。一方、MSBビツト
が“０”となる。Vi＜Vr1ときには、アンドゲー
ト６の出力がＬレベルにあることから基準信号
Vrのラツチは行わず、前回までにラツチしてい
る基準信号をそのままラツチ信号Vr2として出力
する。尚、ラツチ５は水平同期信号が得られるご
とにクリアされる。 次にROM７はラツチ信号Vrにカウンタ８と
ROM１０で定まる係数βをかけ合せ Vr1＝β・Vr2 ……(3) で定まる信号Vr1を発生する。ここで前記第(3)式
による係数βの値はカウンタ８によるROM１０
の出力で定まる。 まずカウンタ８にはインバータ９を介して
ROM４のMSBビツト出力分が与えられており、
MSB＝０、即ちVI＜Vr1時、インバータ９のＨ
レベル出力でカウンタ８がクロツクパルスCKの
計数動作を行うROM１０にカウント出力を与え
る。ROM１０はカウンタ８の出力が所定値に達
するごとに出力00、01、10、11、…となる記憶出
力を生じ、このROM１０の記憶出力に応じて
ROM７における前記第(3)式の係数βの値が定ま
る。例えばROM１０の出力に対するROM７の
係数βの値は次表−１のように予め定められてい
る。
ングにより得られたアナログビデオ信号を白レベ
ルと黒レベルに対応した２値化信号に変換するビ
デオ信号処理装置に関する。 （従来技術） 従来、光学式文字読取り装置等においては、例
えば第５図に示すように、用紙２０に描かれた文
字を光源２２によつて照明し、この照明による反
射光をレンズ２３を介してイメージスキヤナ２４
に入射し、イメージスキヤナ２４によるライン走
査で光電変換されたアナログビデオ信号を作り出
し、信号処理回路２５においてデジタルビデオ信
号を白レベルと黒レベルに対応して２値化する信
号処理を行ない、この２値化データに基づいて光
学的に読取られた文字を認識するようにしてい
る。 ところで、イメージスキヤナ２４から得られる
アナログビデオ信号は、第６図ａに示すように、
光源やレンズの影響で中央が明るい信号として得
られ、通常この現象はシエーデングとして知られ
ており、このシエーデングを補正しても第６図ｂ
に示すようにアナログビデオ信号には明るさのバ
ラ付きが残り、固定的に定めた基準レベルとの比
較による２値化では正確な信号処理ができない。 そこで、アナログビデオ信号の変化に追従した
基準信号を作成するため、第７図に示すピークホ
ールド回路が信号処理に使用されている。 第７図のピークホールド回路は、バツフアアン
プ２６と２７の間に信号保持用のコンデンサC1
を設け、コンデンサC1の充電はダイオードD1に
より急速充電とし、一方、コンデンサC1の放電
は抵抗R1を介しておこなうことで緩やかな放電
としている。即ち、ピークホールド回路は、背景
となる白部分には早い時定数による充電で追従
し、文字に対応した黒部分には遅い時定数による
放電で追従する特性をもち、第８図に破線で示し
たピークホールド出力を得る。 このピークホールド回路の出力は、抵抗R2と
R3で規定の信号レベルに分圧され、コンパレー
タ２８にアナログビデオ信号の変化に追従した基
準レベルVrを設定し、コンパレータ２８でアナ
ログビデオ信号との比較で例えば白部分でＬレベ
ル、黒部分でＨレベルとなる２値化出力V0を得
ている。 （発明が解決しようとする問題点） しかしながら、このような従来のアナログ信号
処理にあつては、基準値を作成するピークホール
ド回路の充放電特性がダイオード、コンデンサ、
抵抗で決められていたため、各素子のバラツキを
補正するためにバリユーム等の調整手段を多数使
用して電圧調整を行なわなければならず、また温
度変化等のアナログ特有の補償も施さなければな
らなかつた。更に、紙面ノイズ、イメージスキヤ
ナの感度バラツキ、光源光量の分布変動などの理
由で白部分に追従させるためにはピークホールド
回路の充電時定数を速くしなければならないが、
高速化には限界があり、またビデオ周波数を変更
する必要が生じた場合には、ピークホールド回路
の時定数再調整が必要になるという問題があつ
た。 （問題を解決するための手段） 本発明は、このような従来の問題点に鑑みてな
されたもので、回路調整を一切必要とすることな
くアナログビデオ信号に追従した適正な２値化の
基準信号を発生できるようにするため、アナログ
ビデオ信号をＡ／Ｄ変換器でデジタル信号に変換
し、基準信号発生手段に予め複数の基準値を記憶
しておき、Ａ／Ｄ変換器のデジタル出力値と前回
出力された基準値とを比較し、デジタル値が前回
の基準値以上のときにはデジタル値に対応した記
憶基準値を新たな基準値として出力し、一方、デ
ジタル値が前回の基準値より小さいときには前回
基準値の記憶出力を保持すると共に、一定の時間
が経過する毎に基準値を順次ステツプ的に減少さ
せ、このような基準値発生手段からの基準値と
Ａ／Ｄ変換器のデジタル出力とを比較手段で比較
してデジタルビデオ信号を２値化以上の多値化信
号に変換するようにしたものである。 （実施例） 第１図は本発明の一実施例を示した回路ブロツ
ク図である。 まず、構成を説明すると、１はイメージスキヤ
ナで得られたアナログビデオ信号をデジタルビデ
オViに変換するＡ／Ｄ変換器であり、Ａ／Ｄ変
換器１から出力されたデジタルビデオ信号Viは
基準信号発生部２と基準信号と、デジタルビデオ
信号との比較により多値化信号V0を出力する比
較手段としてのROM３に供給されている。 基準信号発生部２はデジタルビデオ信号Viに
追従して変化する基準信号Vrを発生する機能を
有し、ROM４，７，１０、ラツチ５、アンドゲ
ート６、カウンタ８及びインバータ９で構成され
ている。 この基準信号発生部２における各回路要素を説
明すると、次の通りである。 ROM４にはデジタルビデオ信号Viと後の説明
で明らかにするROM７の出力信号Vr1が与えら
れ、デジタルビデオ信号Viと出力信号Vr1の大小
関係に基づいて次の関係式の下に基準信号Vrを
ROM３に出力する。 Vi≧Vr1のときVr＝Vi Vi＜Vr1のときVr＝Vr1 ……(1) 即ち、デジタルビデオ信号Vi1ROM７の出力信
号Vr1以上の時、デジタルビデオ信号Viを基準信
号Vrとして出力し、一方、デジタルビデオ信号
ViがROM７の出力信号Vr1より小さい時、基準
信号Vrを出力信号Vr1として出力する。 この様なROM４におけるデジタルビデオ信号
Viと出力信号Vr1との比較に基づいた基準信号Vr
の出力は、デジタルビデオ信号Viと出力信号Vr1
をテーブルアドレスデータとしたテーブルメモリ
をROM４に記憶しておくことで実現することが
できる。即ち、信号ViとVr1の各デジタルビツト
をアドレスとしたメモリテーブルを作成し、特定
のViとVr1の値で定まるテーブル位置のデータエ
リアに前記(1)式の大小関係から定まるViまたは
Vr1の値を書き込んでおき、Vi及びVr1をアドレ
スデータとしてテーブルメモリのデータ位置を指
定することで、両者の大小関係に基づいたViま
たはVr1を基準信号Vrとして読出すことができ
る。換言すれば、ROM４ではデジタルビデオ信
号Viとの比較に使用する複数の基準信号Vrが予
め記憶されていることになる。また、ROM４は
MSBビツトの出力端子を備え、このMSBビツト
はデジタルビデオ信号ViとROM７の出力信号
Vr1との大小関係から次の様にMSBビツトの出力
を生ずる。 Vi≧Vr1のとき MSB＝１ Vi＜Vr1のときMSB＝０ ……(2) 次にラツチ５はROM４のMSBビツト出力のも
とにROM３へ与えられた前回の基準信号Vrを次
の基準信号を発生させるためにラツチする機能を
有する。即ち、ラツチ５のラツチ制御はアンドゲ
ート６の出力で行われ、アンドゲート６には
ROM４のMSBビツト出力とＡ／Ｄ変換器１で使
用したＡ／Ｄ変換用のクロツクパルスと同じクロ
ツクパルスCKが与えられており、MSBビツトが
“１”となつた時のＨレベル出力、即ちVi≧Vr1
時にROM３に対する基準信号Vrをラツチし、ラ
ツチ信号Vr2として出力する。一方、MSBビツト
が“０”となる。Vi＜Vr1ときには、アンドゲー
ト６の出力がＬレベルにあることから基準信号
Vrのラツチは行わず、前回までにラツチしてい
る基準信号をそのままラツチ信号Vr2として出力
する。尚、ラツチ５は水平同期信号が得られるご
とにクリアされる。 次にROM７はラツチ信号Vrにカウンタ８と
ROM１０で定まる係数βをかけ合せ Vr1＝β・Vr2 ……(3) で定まる信号Vr1を発生する。ここで前記第(3)式
による係数βの値はカウンタ８によるROM１０
の出力で定まる。 まずカウンタ８にはインバータ９を介して
ROM４のMSBビツト出力分が与えられており、
MSB＝０、即ちVI＜Vr1時、インバータ９のＨ
レベル出力でカウンタ８がクロツクパルスCKの
計数動作を行うROM１０にカウント出力を与え
る。ROM１０はカウンタ８の出力が所定値に達
するごとに出力00、01、10、11、…となる記憶出
力を生じ、このROM１０の記憶出力に応じて
ROM７における前記第(3)式の係数βの値が定ま
る。例えばROM１０の出力に対するROM７の
係数βの値は次表−１のように予め定められてい
る。
【表】
…
Claims (1)
- 【特許請求の範囲】 １ アナログビデオ信号をデジタル信号に変換す
るＡ／Ｄ変換器と、 複数の基準値を予め記憶し、前記Ａ／Ｄ変換器
のデジタル出力値と前回出力された基準値とを比
較し、該デジタル出力値が基準値以上のとき該デ
ジタル値に対応した記憶基準値を新たな基準値と
して出力し、該デジタル値が前回基準値より小さ
いとき前回基準値の記憶出力を保持すると共に一
定の出力時間が経過する毎に該基準値を順次減少
させる基準値発生手段と、 前記Ａ／Ｄ変換器のデジタル出力と前記基準値
発生手段の基準出力とを比較し、ビデオレベルに
応じた多値信号を出力する比較手段とを設けたこ
とを特徴とするビデオ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171338A JPS6149286A (ja) | 1984-08-17 | 1984-08-17 | ビデオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171338A JPS6149286A (ja) | 1984-08-17 | 1984-08-17 | ビデオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149286A JPS6149286A (ja) | 1986-03-11 |
| JPH0441389B2 true JPH0441389B2 (ja) | 1992-07-08 |
Family
ID=15921369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171338A Granted JPS6149286A (ja) | 1984-08-17 | 1984-08-17 | ビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149286A (ja) |
-
1984
- 1984-08-17 JP JP59171338A patent/JPS6149286A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6149286A (ja) | 1986-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420742A (en) | Scan signal processing system | |
| US4133008A (en) | Automatic illumination compensation circuit | |
| US4903143A (en) | Image processing apparatus | |
| US5027117A (en) | Conversion using a variable reference based on image density | |
| US4578711A (en) | Video data signal digitization and correction system | |
| US4876605A (en) | Image reading device | |
| US4402087A (en) | Binary coding circuit | |
| JPS58172061A (ja) | 信号処理装置 | |
| JPS6339142B2 (ja) | ||
| US5115327A (en) | Gain control circuit for use in shading compensation circuit | |
| US4003021A (en) | Level determination for optical character reader | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JPH0441389B2 (ja) | ||
| JPS60182870A (ja) | 画像処理装置 | |
| JPH0130341B2 (ja) | ||
| JPS6156673B2 (ja) | ||
| EP0158409A2 (en) | Improved threshold detector | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPS633502B2 (ja) | ||
| JPH05122519A (ja) | ピークホールド回路 | |
| JP2513630B2 (ja) | 画像処理装置 | |
| JPS60157376A (ja) | 映像信号処理回路 | |
| JP2670075B2 (ja) | 画像フルスケール決定装置 | |
| JPS5953593B2 (ja) | Ａ／ｄ変換器 | |
| JPH0628377B2 (ja) | 画像信号二値化回路 |