JPH0512735B2 - - Google Patents
Info
- Publication number
- JPH0512735B2 JPH0512735B2 JP59045262A JP4526284A JPH0512735B2 JP H0512735 B2 JPH0512735 B2 JP H0512735B2 JP 59045262 A JP59045262 A JP 59045262A JP 4526284 A JP4526284 A JP 4526284A JP H0512735 B2 JPH0512735 B2 JP H0512735B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- variable name
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045262A JPS60189539A (ja) | 1984-03-09 | 1984-03-09 | データフロー型計算機における待合せ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045262A JPS60189539A (ja) | 1984-03-09 | 1984-03-09 | データフロー型計算機における待合せ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189539A JPS60189539A (ja) | 1985-09-27 |
| JPH0512735B2 true JPH0512735B2 (de) | 1993-02-18 |
Family
ID=12714372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59045262A Granted JPS60189539A (ja) | 1984-03-09 | 1984-03-09 | データフロー型計算機における待合せ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189539A (de) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759252A (en) * | 1980-09-26 | 1982-04-09 | Oki Electric Ind Co Ltd | Operand control system of data flow computer |
-
1984
- 1984-03-09 JP JP59045262A patent/JPS60189539A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60189539A (ja) | 1985-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599352B2 (ja) | フレキシブルなn−ウェイ・メモリ・インターリーブ方式 | |
| JPS60238944A (ja) | トレ−ス用記憶装置 | |
| US4555771A (en) | Data processing system for data base management of matrix type data | |
| US4001786A (en) | Automatic configuration of main storage addressing ranges | |
| KR20030055467A (ko) | 다단계 분할을 이용한 기억소자 할당방법 | |
| JPH0512735B2 (de) | ||
| JP3024156B2 (ja) | 可変長データメモリインタフェース回路 | |
| US4323978A (en) | Arithmetic element based on the DDA principle | |
| JP2000347929A (ja) | メモリic | |
| JPS61220025A (ja) | 同一ビツト計数装置 | |
| JPS6061842A (ja) | 構造体メモリのアクセス方式 | |
| JP2728151B2 (ja) | プログラマブルコントローラ | |
| JPH0553920A (ja) | 構造化アドレス生成装置 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPS6012185Y2 (ja) | デ−タ記憶装置 | |
| JPS6117480Y2 (de) | ||
| JPH0721760B2 (ja) | ディジタル演算回路 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPH0567035A (ja) | Dma転送におけるデータアライメント方式 | |
| JPH0934788A (ja) | アドレス変換装置及びアドレス変換方法 | |
| JPS5941056A (ja) | 浮動小数点レジスタにおけるデ−タアクセス方法 | |
| JPS62279449A (ja) | デ−タ転送装置 | |
| JPS5860354A (ja) | 乗算装置 | |
| JPH077383B2 (ja) | 待合せ回路 |