JPH05127996A - キヤツシユ無効化制御方式 - Google Patents
キヤツシユ無効化制御方式Info
- Publication number
- JPH05127996A JPH05127996A JP3313293A JP31329391A JPH05127996A JP H05127996 A JPH05127996 A JP H05127996A JP 3313293 A JP3313293 A JP 3313293A JP 31329391 A JP31329391 A JP 31329391A JP H05127996 A JPH05127996 A JP H05127996A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- memory
- block data
- processor
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 システムの処理能力を低下させることなくセ
マフォ制御を行うことができる複数階層のキャッシュ制
御方式を提供すること。 【構成】 他プロセッサ５が主記憶装置１にライトした
時、そのアドレスに対応したブロックデータがキャッシ
ュ４のバッファメモリ４ｂに保持されていると、無効化
制御部４ｃはそのブロックデータを無効化する。キャッ
シュ４のブロックデータが無効化されたのち、キャッシ
ュ３はキャッシュ４と同様にブロックデータを無効化す
る。キャッシュ４が無効化されてからキャッシュ３が無
効化されるので、キャッシュ３がキャッシュ４の無効化
前の古いデータをリードすることはなく、セマフォ制御
において、主記憶装置１のセマフォビットとキャッシュ
３のセマフォビットが不一致となることはない。
マフォ制御を行うことができる複数階層のキャッシュ制
御方式を提供すること。 【構成】 他プロセッサ５が主記憶装置１にライトした
時、そのアドレスに対応したブロックデータがキャッシ
ュ４のバッファメモリ４ｂに保持されていると、無効化
制御部４ｃはそのブロックデータを無効化する。キャッ
シュ４のブロックデータが無効化されたのち、キャッシ
ュ３はキャッシュ４と同様にブロックデータを無効化す
る。キャッシュ４が無効化されてからキャッシュ３が無
効化されるので、キャッシュ３がキャッシュ４の無効化
前の古いデータをリードすることはなく、セマフォ制御
において、主記憶装置１のセマフォビットとキャッシュ
３のセマフォビットが不一致となることはない。
Description
【０００１】
【産業上の利用分野】本発明はキャッシュ無効化制御に
係わり、特に、複数階層のキャッシュの無効化制御方式
に関する。
係わり、特に、複数階層のキャッシュの無効化制御方式
に関する。
【０００２】
【従来の技術】図３にキャッシュ無効化制御方式の従来
例を示す。同図において、２１は主記憶装置、２２は自
プロセッサ、２３はキャッシュ、２４もキャッシュ、２
５は他プロセッサ、２６はメモリバスである。図３にお
けるメモリバス２６には、複数のプロセッサ２２，２５
が接続されている。主記憶装置２１には、上記各プロセ
ッサがアクセスする共有資源と、共有資源の排他制御を
行うためのセマフォ領域が設けられている。
例を示す。同図において、２１は主記憶装置、２２は自
プロセッサ、２３はキャッシュ、２４もキャッシュ、２
５は他プロセッサ、２６はメモリバスである。図３にお
けるメモリバス２６には、複数のプロセッサ２２，２５
が接続されている。主記憶装置２１には、上記各プロセ
ッサがアクセスする共有資源と、共有資源の排他制御を
行うためのセマフォ領域が設けられている。
【０００３】キャッシュ２３，キャッシュ２４はそれぞ
れ主記憶装置２１への見掛け上のアクセス時間を高速化
するために設けられたバッファ・ストレージであり、主
記憶装置２１と合わせて３階層メモリを構成する。な
お、３階層メモリ方式は例えば「日経エレクトロニクス
１９８１．１０．２６．Ｐ１７６−Ｐ１９９」などに記
載されているように従来から周知である。
れ主記憶装置２１への見掛け上のアクセス時間を高速化
するために設けられたバッファ・ストレージであり、主
記憶装置２１と合わせて３階層メモリを構成する。な
お、３階層メモリ方式は例えば「日経エレクトロニクス
１９８１．１０．２６．Ｐ１７６−Ｐ１９９」などに記
載されているように従来から周知である。
【０００４】主記憶装置２１に設けられたセマフォ領域
上には、共有資源に対するプロセッサの使用権を示す１
ビットのセマフォビットがあり、タスクチェンジに際し
各プロセッサ２２，２５は共有資源に対する自プロセッ
サの使用権を得るため上記セマフォビットが「１」か
「０」かをチェックし、セマフォビットが「０」なら、
自プロセッサに共有資源の使用権があるものとして、セ
マフォビットに「１」をライトし共有資源にアクセスす
る。そのプロセッサによる共有資源の使用が終わると、
上記セマフォビットに「０」をライトして、共有資源の
使用権を他のプロセッサに明け渡す。また、各プロセッ
サ２２，２５はセマフォビットが「１」の場合には、そ
のビットが「０」になるまで待たされる。
上には、共有資源に対するプロセッサの使用権を示す１
ビットのセマフォビットがあり、タスクチェンジに際し
各プロセッサ２２，２５は共有資源に対する自プロセッ
サの使用権を得るため上記セマフォビットが「１」か
「０」かをチェックし、セマフォビットが「０」なら、
自プロセッサに共有資源の使用権があるものとして、セ
マフォビットに「１」をライトし共有資源にアクセスす
る。そのプロセッサによる共有資源の使用が終わると、
上記セマフォビットに「０」をライトして、共有資源の
使用権を他のプロセッサに明け渡す。また、各プロセッ
サ２２，２５はセマフォビットが「１」の場合には、そ
のビットが「０」になるまで待たされる。
【０００５】上記セマフォ制御は、共有資源に複数の装
置がアクセスする場合の排他制御として一般的に行われ
る手法であるが、図３に示す複数階層のキャッシュ２
３，キャッシュ２４を持つシステムにおいては、セマフ
ォビットを含むブロックデータがキャッシュ２３および
キャッシュ２４に存在した場合に、以下に示すような問
題があった。他プロセッサ、例えばプロセッサ２５が共
有資源を使用中に、自プロセッサ、例えばプロセッサ２
２が共有資源を使用したい場合、自プロセッサ２２は前
記したセマフォビットが「０」になるまで待つ。
置がアクセスする場合の排他制御として一般的に行われ
る手法であるが、図３に示す複数階層のキャッシュ２
３，キャッシュ２４を持つシステムにおいては、セマフ
ォビットを含むブロックデータがキャッシュ２３および
キャッシュ２４に存在した場合に、以下に示すような問
題があった。他プロセッサ、例えばプロセッサ２５が共
有資源を使用中に、自プロセッサ、例えばプロセッサ２
２が共有資源を使用したい場合、自プロセッサ２２は前
記したセマフォビットが「０」になるまで待つ。
【０００６】その場合、図３に示すようにプロセッサ２
２のキャッシュ２３内にセマフォビットを含むブロック
データがあれば、キャッシュリードヒットであるので、
プロセッサ２２はメモリバス２６までセマフォビットを
読みに行かずに、キャッシュ２３のセマフォビットをリ
ードし、そのビットが「０」になるまで待つ。しばらく
して、他プロセッサ２５が共有資源の使用を終了してセ
マフォビットに「０」をライトすると、自プロセッサ２
２のキャッシュ２３はセマフォビットを監視し、キャッ
シュ２３に格納されているセマフォビットを含むブロッ
クデータが他プロセッサにより変更されたためキャッシ
ュ２３を無効化する。この際、キャッシュが複数階層設
けられている場合には、複数階層のキャッシュは、同様
の動作を行い、複数階層のキャッシュ２３，キャッシュ
２４をすべて無効化する。
２のキャッシュ２３内にセマフォビットを含むブロック
データがあれば、キャッシュリードヒットであるので、
プロセッサ２２はメモリバス２６までセマフォビットを
読みに行かずに、キャッシュ２３のセマフォビットをリ
ードし、そのビットが「０」になるまで待つ。しばらく
して、他プロセッサ２５が共有資源の使用を終了してセ
マフォビットに「０」をライトすると、自プロセッサ２
２のキャッシュ２３はセマフォビットを監視し、キャッ
シュ２３に格納されているセマフォビットを含むブロッ
クデータが他プロセッサにより変更されたためキャッシ
ュ２３を無効化する。この際、キャッシュが複数階層設
けられている場合には、複数階層のキャッシュは、同様
の動作を行い、複数階層のキャッシュ２３，キャッシュ
２４をすべて無効化する。
【０００７】その間、自プロセッサ２２はたえず、セマ
フォビットをリードしているため、キャッシュ２３，キ
ャッシュ２４が無効化されると、直ちにミスヒットリー
ドにより、主記憶装置２１からブロックリードを行い、
キャッシュへブロックデータを補充する。その時、キャ
ッシュ２３がキャッシュ２４より先に無効化されると、
キャッシュ２３はキャッシュ２４よりそのブロックデー
タをリードしてくる。ところが、キャッシュ２４がまだ
無効化されていないため、キャッシュ２４内には無効化
前の古いデータがあり、キャッシュ２３は無効化前の古
いデータをリードする。その後、キャッシュ２４が無効
化されると、主記憶装置２１のセマフォビットは「０」
であるにもかかわらず、キャッシュ２３のセマフォビッ
トは「１」となり、自プロセッサ２２は延々と他プロセ
ッサ２５によりそのブロックにライトが行われるまで、
待たされることとなる。
フォビットをリードしているため、キャッシュ２３，キ
ャッシュ２４が無効化されると、直ちにミスヒットリー
ドにより、主記憶装置２１からブロックリードを行い、
キャッシュへブロックデータを補充する。その時、キャ
ッシュ２３がキャッシュ２４より先に無効化されると、
キャッシュ２３はキャッシュ２４よりそのブロックデー
タをリードしてくる。ところが、キャッシュ２４がまだ
無効化されていないため、キャッシュ２４内には無効化
前の古いデータがあり、キャッシュ２３は無効化前の古
いデータをリードする。その後、キャッシュ２４が無効
化されると、主記憶装置２１のセマフォビットは「０」
であるにもかかわらず、キャッシュ２３のセマフォビッ
トは「１」となり、自プロセッサ２２は延々と他プロセ
ッサ２５によりそのブロックにライトが行われるまで、
待たされることとなる。
【０００８】複数階層のメモリを持つプロセッサシステ
ムにおけるセマフォ制御は上記のような問題があるた
め、例えば、セマフォビットを含むブロックデータは、
キャッシュ内に取り込まない等の対策が必要であった。
しかしながら、このようにすると、セマフォビットをリ
ードする際、常にメモリバスにアクセスする必要がある
ため、リードレスポンスが悪くなり、また、メモリバス
の使用率が増え、システムの処理能力の低下につながる
といった問題があった。
ムにおけるセマフォ制御は上記のような問題があるた
め、例えば、セマフォビットを含むブロックデータは、
キャッシュ内に取り込まない等の対策が必要であった。
しかしながら、このようにすると、セマフォビットをリ
ードする際、常にメモリバスにアクセスする必要がある
ため、リードレスポンスが悪くなり、また、メモリバス
の使用率が増え、システムの処理能力の低下につながる
といった問題があった。
【０００９】
【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたものであって、複数階層のメモ
リを持つプロセッサシステムにおいて、システムの処理
能力を低下させることなくセマフォ制御を行うことがで
きるキャッシュ無効化制御方式を提供することを目的と
する。
解決するためになされたものであって、複数階層のメモ
リを持つプロセッサシステムにおいて、システムの処理
能力を低下させることなくセマフォ制御を行うことがで
きるキャッシュ無効化制御方式を提供することを目的と
する。
【００１０】
【課題を解決するための手段】上記課題を達成するた
め、本発明においては、図１に示すように、複数の装置
がアクセスする共有資源１ｂと、複数の装置２，５の共
有資源１ｂへのアクセスを排他制御するためのセマフォ
領域１ａを持つ主記憶装置１と、主記憶装置１に記憶さ
れているブロックデータを保持する複数階層のバッファ
メモリ３ｂ，４ｂと、各階層のバッファメモリ３ｂ，４
ｂに保持された各ブロックデータの管理情報を保持する
タグメモリ３ａ，４ａと、他の装置がバッファメモリ３
ｂ，４ｂに保持された各ブロックデータに対応した主記
憶装置１の領域にライトした際、バッファメモリ３ｂ，
４ｂに保持された各ブロックデータを無効化する無効化
制御部３ｃ，４ｃと、共有資源１ｂにアクセスする際、
セマフォ領域１ａをリードすることにより自プロセッサ
２に使用権があるか否かを判断するとともに、リードす
べきデータがバッファメモリ３ｂ，４ｂに保持されてい
る場合には、バッファメモリ３ｂ，４ｂよりデータをリ
ードし、リードすべきデータがバッファメモリ３ｂ，４
ｂに保持されていない場合には、主記憶装置１にアクセ
スしてデータをリードするとともにそのデータを含むブ
ロックデータをバッファメモリ３ｂ，４ｂに補充するプ
ロセッサ２とを備えたキャッシュ無効化制御方式におい
て、バッファメモリ３ｂ，４ｂに保持された各ブロック
データを無効化するに際し、主記憶装置１に近い階層の
ブロックデータからプロセッサ２に近い階層のブロック
データへと順序付けて無効化を行う。
め、本発明においては、図１に示すように、複数の装置
がアクセスする共有資源１ｂと、複数の装置２，５の共
有資源１ｂへのアクセスを排他制御するためのセマフォ
領域１ａを持つ主記憶装置１と、主記憶装置１に記憶さ
れているブロックデータを保持する複数階層のバッファ
メモリ３ｂ，４ｂと、各階層のバッファメモリ３ｂ，４
ｂに保持された各ブロックデータの管理情報を保持する
タグメモリ３ａ，４ａと、他の装置がバッファメモリ３
ｂ，４ｂに保持された各ブロックデータに対応した主記
憶装置１の領域にライトした際、バッファメモリ３ｂ，
４ｂに保持された各ブロックデータを無効化する無効化
制御部３ｃ，４ｃと、共有資源１ｂにアクセスする際、
セマフォ領域１ａをリードすることにより自プロセッサ
２に使用権があるか否かを判断するとともに、リードす
べきデータがバッファメモリ３ｂ，４ｂに保持されてい
る場合には、バッファメモリ３ｂ，４ｂよりデータをリ
ードし、リードすべきデータがバッファメモリ３ｂ，４
ｂに保持されていない場合には、主記憶装置１にアクセ
スしてデータをリードするとともにそのデータを含むブ
ロックデータをバッファメモリ３ｂ，４ｂに補充するプ
ロセッサ２とを備えたキャッシュ無効化制御方式におい
て、バッファメモリ３ｂ，４ｂに保持された各ブロック
データを無効化するに際し、主記憶装置１に近い階層の
ブロックデータからプロセッサ２に近い階層のブロック
データへと順序付けて無効化を行う。
【００１１】
【作用】他プロセッサ５が主記憶装置１に対して、ライ
トアドレスを送出し、主記憶装置１にライトすると、自
プロセッサ２のキャッシュ４はそのアドレスに対応する
ブロックデータがキャッシュ４内のバッファメモリ４ｂ
に保持されているか否かをチェックする。もし、上記ブ
ロックデータがバッファメモリ４ｂに保持されている
と、無効化制御部４ｃはキャッシュ４のそのブロックデ
ータを無効化する。キャッシュ４のブロックデータが無
効化されたのち、キャッシュ３はキャッシュ４と同様に
上記ブロックデータがキャッシュ３内のバッファメモリ
３ｂに保持されているか否かをチェックする。もし、バ
ッファメモリ３ｂに保持されていると、無効化制御部３
ｃはキャッシュ３のブロックデータを無効化する。キャ
ッシュ４が無効化されてからキャッシュ３が無効化され
るので、キャッシュ３がキャッシュ４の無効化前の古い
データをリードすることはなく、セマフォ制御におい
て、主記憶装置１のセマフォビットとキャッシュ３のセ
マフォビットが不一致となることはない。
トアドレスを送出し、主記憶装置１にライトすると、自
プロセッサ２のキャッシュ４はそのアドレスに対応する
ブロックデータがキャッシュ４内のバッファメモリ４ｂ
に保持されているか否かをチェックする。もし、上記ブ
ロックデータがバッファメモリ４ｂに保持されている
と、無効化制御部４ｃはキャッシュ４のそのブロックデ
ータを無効化する。キャッシュ４のブロックデータが無
効化されたのち、キャッシュ３はキャッシュ４と同様に
上記ブロックデータがキャッシュ３内のバッファメモリ
３ｂに保持されているか否かをチェックする。もし、バ
ッファメモリ３ｂに保持されていると、無効化制御部３
ｃはキャッシュ３のブロックデータを無効化する。キャ
ッシュ４が無効化されてからキャッシュ３が無効化され
るので、キャッシュ３がキャッシュ４の無効化前の古い
データをリードすることはなく、セマフォ制御におい
て、主記憶装置１のセマフォビットとキャッシュ３のセ
マフォビットが不一致となることはない。
【００１２】
【実施例】図２は本発明の１実施例を示す図である。同
図において、３１は主記憶装置、３２は自プロセッサ、
３３は自プロセッサのキャッシュ、３４は自プロセッサ
のキャッシュ、３５は他プロセッサ、３６はメモリバ
ス、３７はアドレスバッファ、３８はキャッシュ３４の
タグメモリ、３９はキャッシュ３４のバッファメモリ、
３Ａはキャッシュ３４のヒット判定回路、３Ｂはアンド
回路、３Ｃはキャッシュ３４の無効化制御部、３Ｄは遅
延回路、４７はライトアドレスバッファ、４８はキャッ
シュ３３のタグメモリ、４９はキャッシュ３３のバッフ
ァメモリ、４Ａはキャッシュ３３のヒット判定回路、４
Ｂはアンド回路、４Ｃはキャッシュ３３の無効化制御部
である。
図において、３１は主記憶装置、３２は自プロセッサ、
３３は自プロセッサのキャッシュ、３４は自プロセッサ
のキャッシュ、３５は他プロセッサ、３６はメモリバ
ス、３７はアドレスバッファ、３８はキャッシュ３４の
タグメモリ、３９はキャッシュ３４のバッファメモリ、
３Ａはキャッシュ３４のヒット判定回路、３Ｂはアンド
回路、３Ｃはキャッシュ３４の無効化制御部、３Ｄは遅
延回路、４７はライトアドレスバッファ、４８はキャッ
シュ３３のタグメモリ、４９はキャッシュ３３のバッフ
ァメモリ、４Ａはキャッシュ３３のヒット判定回路、４
Ｂはアンド回路、４Ｃはキャッシュ３３の無効化制御部
である。
【００１３】図２において、主記憶装置３１には、従来
例のものと同様、各プロセッサ３２，３５がアクセスす
る共有資源と、共有資源の排他制御を行うためのセマフ
ォ領域が設けられている。キャッシュ３３，キャッシュ
３４は従来例のものと同様それぞれ主記憶装置３１への
見掛け上のアクセス時間を高速化するために設けられた
バッファ・ストレージであり、主記憶装置３１と合わせ
て３階層メモリを構成する。
例のものと同様、各プロセッサ３２，３５がアクセスす
る共有資源と、共有資源の排他制御を行うためのセマフ
ォ領域が設けられている。キャッシュ３３，キャッシュ
３４は従来例のものと同様それぞれ主記憶装置３１への
見掛け上のアクセス時間を高速化するために設けられた
バッファ・ストレージであり、主記憶装置３１と合わせ
て３階層メモリを構成する。
【００１４】アドレスバッファ３７はメモリバス３６上
のアドレスを記憶するバッファであって、他プロセッサ
３５等が主記憶装置３１のアドレスにアクセスすると、
そのアドレスがセットされる。ライトアドレスバッファ
４７はキャッシュ３４から送られたメモリバス３６上の
アドレスを記憶するバッファであって、アドレスバッフ
ァ３７と同様、他プロセッサ３５等が主記憶装置３１の
アドレスにアクセスすると、そのアドレスがセットされ
る。
のアドレスを記憶するバッファであって、他プロセッサ
３５等が主記憶装置３１のアドレスにアクセスすると、
そのアドレスがセットされる。ライトアドレスバッファ
４７はキャッシュ３４から送られたメモリバス３６上の
アドレスを記憶するバッファであって、アドレスバッフ
ァ３７と同様、他プロセッサ３５等が主記憶装置３１の
アドレスにアクセスすると、そのアドレスがセットされ
る。
【００１５】キャッシュ３４のタグメモリ３８はキャッ
シュ３４のバッファメモリ３９に保持されているブロッ
クデータの主記憶装置３１上のアドレスを記憶するメモ
リであり、バッファメモリ３９は自プロセッサ３２によ
りリードされた主記憶装置３１上のブロックデータを保
持するメモリである。
シュ３４のバッファメモリ３９に保持されているブロッ
クデータの主記憶装置３１上のアドレスを記憶するメモ
リであり、バッファメモリ３９は自プロセッサ３２によ
りリードされた主記憶装置３１上のブロックデータを保
持するメモリである。
【００１６】ヒット判定回路３Ａはタグメモリ３８に保
持されているアドレスと、他プロセッサが主記憶装置３
１にアクセスした際にアドレスバッファ３７に保持され
るアドレスを比較し、それらが一致したとき出力を発生
する回路である。アンド回路３Ｂは主記憶装置３１への
ライト信号であるＳＳライトがあるときヒット判定回路
３Ａの出力を無効化制御部３Ｃにあたえる。
持されているアドレスと、他プロセッサが主記憶装置３
１にアクセスした際にアドレスバッファ３７に保持され
るアドレスを比較し、それらが一致したとき出力を発生
する回路である。アンド回路３Ｂは主記憶装置３１への
ライト信号であるＳＳライトがあるときヒット判定回路
３Ａの出力を無効化制御部３Ｃにあたえる。
【００１７】無効化制御部３Ｃはアンド回路３Ｂが出力
を発生したとき、キャッシュ３４のブロックデータを無
効化する。すなわち、キャッシュ３４のタグメモリ３８
に保持されているアドレスに対応した主記憶装置３１上
のアドレスに他プロセッサがライトするとアンド回路３
Ｂが出力を発生し、無効化制御部３Ｃはキャッシュ３４
のブロックデータを無効化する。
を発生したとき、キャッシュ３４のブロックデータを無
効化する。すなわち、キャッシュ３４のタグメモリ３８
に保持されているアドレスに対応した主記憶装置３１上
のアドレスに他プロセッサがライトするとアンド回路３
Ｂが出力を発生し、無効化制御部３Ｃはキャッシュ３４
のブロックデータを無効化する。
【００１８】キャッシュ３３のタグメモリ４８、バッフ
ァメモリ４９、ヒット判定回路４Ａ、アンド回路４Ｂ、
無効化制御部４Ｃについての動作も上記したキャッシュ
３４と同様である。遅延回路３Ｄは主記憶装置３１への
ライト信号があるとき、アドレスバッファ３７に保持さ
れたアドレス情報を所定時間だけ遅延させる手段であっ
て、数段のバッファで構成されている。また、その遅延
時間は、アドレスバッファ３７にアドレスがセットされ
てから、キャッシュ３４において、上記アドレスに対応
するブロックデータが無効化されるまでに要する時間よ
り長く設定されている。
ァメモリ４９、ヒット判定回路４Ａ、アンド回路４Ｂ、
無効化制御部４Ｃについての動作も上記したキャッシュ
３４と同様である。遅延回路３Ｄは主記憶装置３１への
ライト信号があるとき、アドレスバッファ３７に保持さ
れたアドレス情報を所定時間だけ遅延させる手段であっ
て、数段のバッファで構成されている。また、その遅延
時間は、アドレスバッファ３７にアドレスがセットされ
てから、キャッシュ３４において、上記アドレスに対応
するブロックデータが無効化されるまでに要する時間よ
り長く設定されている。
【００１９】次に図２の実施例の動作を説明する。タス
クチェンジにおいて、他プロセッサ３５が主記憶装置３
１に対して、ライトアドレスを送出し、主記憶装置３１
にライトすると、自プロセッサ３２のキャッシュ３４は
そのアドレスをアドレスバッファ３７にセットし、その
アドレスに対応するブロックデータがキャッシュ３４内
のバッファメモリ３９に保持されているか否かをヒット
判定回路３Ａによりチェックする。もし、ヒット判定回
路３Ａがヒット出力を発生すると、ヒット判定回路３Ａ
の出力は、主記憶装置３１へのライト時には開状態とな
るアンド回路３Ｂを介して、無効化制御部３Ｃに与えら
れキャッシュ３４のそのブロックデータは無効化され
る。
クチェンジにおいて、他プロセッサ３５が主記憶装置３
１に対して、ライトアドレスを送出し、主記憶装置３１
にライトすると、自プロセッサ３２のキャッシュ３４は
そのアドレスをアドレスバッファ３７にセットし、その
アドレスに対応するブロックデータがキャッシュ３４内
のバッファメモリ３９に保持されているか否かをヒット
判定回路３Ａによりチェックする。もし、ヒット判定回
路３Ａがヒット出力を発生すると、ヒット判定回路３Ａ
の出力は、主記憶装置３１へのライト時には開状態とな
るアンド回路３Ｂを介して、無効化制御部３Ｃに与えら
れキャッシュ３４のそのブロックデータは無効化され
る。
【００２０】また、キャッシュ３４のアドレスバッファ
３７に他プロセッサ３５によるライトアドレスがセット
されると、そのアドレス情報は遅延回路３Ｄに与えられ
る。他プロセッサ３５による主記憶装置３１へのライト
時、上記アドレス情報は遅延回路３Ｄにより遅延され、
キャッシュ３３のライトアドレスバッファ４７に与えら
れ保持される。
３７に他プロセッサ３５によるライトアドレスがセット
されると、そのアドレス情報は遅延回路３Ｄに与えられ
る。他プロセッサ３５による主記憶装置３１へのライト
時、上記アドレス情報は遅延回路３Ｄにより遅延され、
キャッシュ３３のライトアドレスバッファ４７に与えら
れ保持される。
【００２１】遅延回路３Ｄを介してキャッシュ３３のラ
イトアドレスバッファ４７に上記アドレス情報がセット
されると、キャッシュ３３のヒット判定回路４Ａはキャ
ッシュ３４の場合と同様、そのアドレスに対応するブロ
ックデータがキャッシュ３３内のバッファメモリ４９に
保持されているか否かをチェックする。もし、ヒット判
定回路４Ａがヒット出力を発生すると、その出力は、キ
ャッシュ３４と同様、アンド回路４Ｂを介して無効化制
御部４Ｃに与えられ、キャッシュ３３のブロックデータ
は無効化される。
イトアドレスバッファ４７に上記アドレス情報がセット
されると、キャッシュ３３のヒット判定回路４Ａはキャ
ッシュ３４の場合と同様、そのアドレスに対応するブロ
ックデータがキャッシュ３３内のバッファメモリ４９に
保持されているか否かをチェックする。もし、ヒット判
定回路４Ａがヒット出力を発生すると、その出力は、キ
ャッシュ３４と同様、アンド回路４Ｂを介して無効化制
御部４Ｃに与えられ、キャッシュ３３のブロックデータ
は無効化される。
【００２２】以上のように、本実施例のものにおいて
は、遅延回路の遅延時間をアドレスバッファ３７にアド
レスがセットされてからキャッシュ３４において、上記
アドレスに対応するブロックデータが無効化されるまで
に要する時間より長く設定しているので、同一のブロッ
クデータに対する無効化を主記憶装置３１に近い階層の
キャッシュからプロセッサ３２に近い階層のキャッシュ
へと順序づけて行うことができ、従来例において述べた
ような問題点が生ずることはない。
は、遅延回路の遅延時間をアドレスバッファ３７にアド
レスがセットされてからキャッシュ３４において、上記
アドレスに対応するブロックデータが無効化されるまで
に要する時間より長く設定しているので、同一のブロッ
クデータに対する無効化を主記憶装置３１に近い階層の
キャッシュからプロセッサ３２に近い階層のキャッシュ
へと順序づけて行うことができ、従来例において述べた
ような問題点が生ずることはない。
【００２３】なお、以上では３階層メモリの無効化制御
についての実施例を示したが、本発明は３階層メモリに
限定されるものではなく、これ以上の多階層メモリに適
用できることは言うまでもない。また、上記実施例にお
いては、共有資源が主記憶装置上に設けられている例を
示したが、本発明は上記実施例に限定されるものではな
く、例えば、共有資源がＩ／Ｏなど他の資源でもよい。
についての実施例を示したが、本発明は３階層メモリに
限定されるものではなく、これ以上の多階層メモリに適
用できることは言うまでもない。また、上記実施例にお
いては、共有資源が主記憶装置上に設けられている例を
示したが、本発明は上記実施例に限定されるものではな
く、例えば、共有資源がＩ／Ｏなど他の資源でもよい。
【００２４】
【発明の効果】以上説明したことから明らかなように、
本発明においては、複数階層のキャッシュ制御方式にお
いて、主記憶装置を他プロセッサが書き換えた際、主記
憶装置に近いキャッシュの対応するブロックデータを無
効化してから、プロセッサに近いキャッシュのブロック
データを無効化するので、プロセッサに近いキャッシュ
が主記憶装置に近いキャッシュの無効化前のブロックデ
ータを読み込むことがなく、タスクチェンジ時における
セマフォビットリードを階層キャッシュを用いて行うこ
とができる。従って、本発明によれば、従来のものと比
して、リードレスポンスを飛躍的に向上させることがで
きるとともに、メモリバスの使用率を減少させることが
でき、システムの性能を向上させることができる。
本発明においては、複数階層のキャッシュ制御方式にお
いて、主記憶装置を他プロセッサが書き換えた際、主記
憶装置に近いキャッシュの対応するブロックデータを無
効化してから、プロセッサに近いキャッシュのブロック
データを無効化するので、プロセッサに近いキャッシュ
が主記憶装置に近いキャッシュの無効化前のブロックデ
ータを読み込むことがなく、タスクチェンジ時における
セマフォビットリードを階層キャッシュを用いて行うこ
とができる。従って、本発明によれば、従来のものと比
して、リードレスポンスを飛躍的に向上させることがで
きるとともに、メモリバスの使用率を減少させることが
でき、システムの性能を向上させることができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の実施例である。
【図３】従来例である。
１，３１ 主記憶装置 ２，３２ 自プロセッサ ３，３３ キャッシュ ４，３４ キャッシュ ５，３５ 他プロセッサ ６，３６ メモリバス ３７ アドレスバッファ ４ａ，３８ キャッシュのタグメモリ ４ｂ，３９ キャッシュのバッファメモリ ３Ａ キャッシュのヒット判定回路 ３Ｂ アンド回路 ４ｃ，３Ｃ キャッシュの無効化制御部 ３Ｄ 遅延回路 ４７ ライトアドレスバッファ ３ａ，４８ キャッシュのタグメモリ ３ｂ，４９ キャッシュのバッファメモリ ４Ａ キャッシュのヒット判定回路 ４Ｂ アンド回路 ３ｃ，４Ｃ キャッシュの無効化制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小田原 孝一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野中 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】複数の装置がアクセスする共有資源(1b)
と、 複数の装置(2,5) の共有資源(1b)へのアクセスを排他制
御するためのセマフォ領域(1a)を持つ主記憶装置(1)
と、 主記憶装置(1) に記憶されているブロックデータを保持
する複数階層のバッファメモリ(3b,4b) と、 各階層のバッファメモリ(3b,4b) に保持された各ブロッ
クデータの管理情報を保持するタグメモリ(3a,4a) と、 他の装置がバッファメモリ(3b,4b) に保持された各ブロ
ックデータに対応した主記憶装置(1) の領域にライトし
た際、バッファメモリ(3b,4b) に保持された各ブロック
データを無効化する無効化制御部(3c,4c) と、 共有資源(1b)にアクセスする際、セマフォ領域(1a)をリ
ードすることにより自プロセッサ(2) に使用権があるか
否かを判断するとともに、リードすべきデータがバッフ
ァメモリ(3b,4b) に保持されている場合には、バッファ
メモリ(3b,4b)よりデータをリードし、リードすべきデ
ータがバッファメモリ(3b,4b) に保持されていない場合
には、主記憶装置(1) にアクセスしてデータをリードす
るとともにそのデータを含むブロックデータをバッファ
メモリ(3b,4b) に補充するプロセッサ(2) とを備えたキ
ャッシュ無効化制御方式において、 バッファメモリ(3b,4b) に保持された各ブロックデータ
を無効化するに際し、主記憶装置(1) に近い階層のブロ
ックデータからプロセッサ(2) に近い階層のブロックデ
ータへと順序付けて無効化を行うことを特徴とするキャ
ッシュ無効化制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313293A JP2963257B2 (ja) | 1991-11-01 | 1991-11-01 | 処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313293A JP2963257B2 (ja) | 1991-11-01 | 1991-11-01 | 処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127996A true JPH05127996A (ja) | 1993-05-25 |
| JP2963257B2 JP2963257B2 (ja) | 1999-10-18 |
Family
ID=18039481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313293A Expired - Fee Related JP2963257B2 (ja) | 1991-11-01 | 1991-11-01 | 処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963257B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7853756B2 (en) | 2004-04-30 | 2010-12-14 | Fujitsu Limited | Information processing device, processor, processor control method, information processing device control method and cache memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638849A (ja) * | 1986-06-30 | 1988-01-14 | Fujitsu Ltd | キヤツシユメモリ制御方式 |
| JPH0196746A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | キヤツシユ装置 |
| JPH03230238A (ja) * | 1990-02-05 | 1991-10-14 | Nippon Telegr & Teleph Corp <Ntt> | キャッシュメモリ制御方式 |
-
1991
- 1991-11-01 JP JP3313293A patent/JP2963257B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638849A (ja) * | 1986-06-30 | 1988-01-14 | Fujitsu Ltd | キヤツシユメモリ制御方式 |
| JPH0196746A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | キヤツシユ装置 |
| JPH03230238A (ja) * | 1990-02-05 | 1991-10-14 | Nippon Telegr & Teleph Corp <Ntt> | キャッシュメモリ制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7853756B2 (en) | 2004-04-30 | 2010-12-14 | Fujitsu Limited | Information processing device, processor, processor control method, information processing device control method and cache memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2963257B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7698508B2 (en) | System and method for reducing unnecessary cache operations | |
| JPS5830319Y2 (ja) | コンピユ−タシステム | |
| US5586294A (en) | Method for increased performance from a memory stream buffer by eliminating read-modify-write streams from history buffer | |
| US5537572A (en) | Cache controller and method for dumping contents of a cache directory and cache data random access memory (RAM) | |
| EP0349122B1 (en) | Method and apparatus for filtering invalidate requests | |
| US5689679A (en) | Memory system and method for selective multi-level caching using a cache level code | |
| US5261106A (en) | Semaphore bypass | |
| US20030135669A1 (en) | DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces | |
| JPH08272693A (ja) | 仮想アドレスについてのキャッシュ可能性属性ビットを備えた変換テーブル・エントリ及びそのビットを用いた仮想アドレスの参照方法並びにその仮想アドレスの参照装置 | |
| JPS6284350A (ja) | 階層キヤツシユメモリ装置および方法 | |
| JPH07502356A (ja) | 主メモリに対するアクセスを減らすことによって電力消費を減少させるキャッシュメモリ階層 | |
| US20020188821A1 (en) | Fast priority determination circuit with rotating priority | |
| US8621152B1 (en) | Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access | |
| US5809526A (en) | Data processing system and method for selective invalidation of outdated lines in a second level memory in response to a memory request initiated by a store operation | |
| US7281092B2 (en) | System and method of managing cache hierarchies with adaptive mechanisms | |
| US6950906B2 (en) | System for and method of operating a cache | |
| US6138216A (en) | Microprocessor cache consistency | |
| US5749087A (en) | Method and apparatus for maintaining n-way associative directories utilizing a content addressable memory | |
| US5619673A (en) | Virtual access cache protection bits handling method and apparatus | |
| JPH05127996A (ja) | キヤツシユ無効化制御方式 | |
| US20010034808A1 (en) | Cache memory device and information processing system | |
| TW202201387A (zh) | 神經網路計算裝置及其快取管理方法 | |
| JP2976980B2 (ja) | キャッシュ制御方式 | |
| JPH05342101A (ja) | 階層キャッシュ・メモリ | |
| KR100546295B1 (ko) | 데이타 전송 시간을 줄인 2-레벨 캐쉬 메모리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |