JPH05128007A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH05128007A JPH05128007A JP3293347A JP29334791A JPH05128007A JP H05128007 A JPH05128007 A JP H05128007A JP 3293347 A JP3293347 A JP 3293347A JP 29334791 A JP29334791 A JP 29334791A JP H05128007 A JPH05128007 A JP H05128007A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- write
- data
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 65
- 230000006870 function Effects 0.000 claims abstract description 5
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 書き込みメモリに書き込むメモリのアクセス
を１回とする。 【構成】 データバス４を介して接続された演算装置１
とプログラムデータメモリ２と、出力装置３と画像メモ
リ５と書き込みメモリ６とから成る画像形成装置におい
て、書き込み禁止／許可情報を判断し画像を変更する機
能を備えたメモリ制御装置７を前記データバス４と前記
画像メモリ５と前記書き込みメモリ６とに接続して設け
たことを特徴としている。
を１回とする。 【構成】 データバス４を介して接続された演算装置１
とプログラムデータメモリ２と、出力装置３と画像メモ
リ５と書き込みメモリ６とから成る画像形成装置におい
て、書き込み禁止／許可情報を判断し画像を変更する機
能を備えたメモリ制御装置７を前記データバス４と前記
画像メモリ５と前記書き込みメモリ６とに接続して設け
たことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は画像出力機器の出力画像
形成用の画像形成装置に関する。
形成用の画像形成装置に関する。
【０００２】
【従来の技術】従来の画像出力機の画像形成装置を図３
に示す。演算装置１はプログラムデータメモリ２より画
像形成用のプログラム、データ等を受けとり、画像の一
部を形成する。その後、形成した部分に書き込んでよい
かの情報を、書き込み許可／禁止情報を蓄えた画像メモ
リ５から読み込んで、許可されていれば書き込みメモリ
６に書き込み、禁止されていれば何もしない。画像メモ
リ５の書き込み許可／禁止情報は、あらかじめ入力され
ていてもよいし、プログラムデータメモリ２のデータと
して与えられ、演算装置１で書き込んでもよい。また、
４はデータバスであり、プログラム・データ・画像のや
りとりに用いる。
に示す。演算装置１はプログラムデータメモリ２より画
像形成用のプログラム、データ等を受けとり、画像の一
部を形成する。その後、形成した部分に書き込んでよい
かの情報を、書き込み許可／禁止情報を蓄えた画像メモ
リ５から読み込んで、許可されていれば書き込みメモリ
６に書き込み、禁止されていれば何もしない。画像メモ
リ５の書き込み許可／禁止情報は、あらかじめ入力され
ていてもよいし、プログラムデータメモリ２のデータと
して与えられ、演算装置１で書き込んでもよい。また、
４はデータバスであり、プログラム・データ・画像のや
りとりに用いる。
【０００３】以上を繰り返して出力用画像が書き込みメ
モリ６に形成される。形成された画像は出力装置３によ
りディスプレィ，プリンター等で出力される。
モリ６に形成される。形成された画像は出力装置３によ
りディスプレィ，プリンター等で出力される。
【０００４】
【発明が解決しようとする課題】従来では形成した画像
の一部を書き込みメモリ６に書き込む場合、画像メモリ
５から書き込み禁止情報を読み、演算装置１で判断し、
書き込みメモリ６に書き込むという手順が必要であっ
た。また、メモリは通常８ビット単位でアクセスされ、
画像の１画素を８ビット未満で表現する場合、他のビッ
トに影響を与えると正しい画像が得られない。そのた
め、書き込みメモリ６の画像データを読み込んで新たに
形成した画像の部分だけを変更し、再び書き込みメモリ
６に書き込む操作が必要となる。勿論画像メモリ５の書
き込み禁止情報も読み出して用いねばならない。
の一部を書き込みメモリ６に書き込む場合、画像メモリ
５から書き込み禁止情報を読み、演算装置１で判断し、
書き込みメモリ６に書き込むという手順が必要であっ
た。また、メモリは通常８ビット単位でアクセスされ、
画像の１画素を８ビット未満で表現する場合、他のビッ
トに影響を与えると正しい画像が得られない。そのた
め、書き込みメモリ６の画像データを読み込んで新たに
形成した画像の部分だけを変更し、再び書き込みメモリ
６に書き込む操作が必要となる。勿論画像メモリ５の書
き込み禁止情報も読み出して用いねばならない。
【０００５】つまり、前者では１回の書き込みにメモリ
のアクセスが２回、後者では３回かかる。本発明はかか
る問題点に対処するため開発されたものであってメモリ
のアクセスを１回にすることを目的とする。
のアクセスが２回、後者では３回かかる。本発明はかか
る問題点に対処するため開発されたものであってメモリ
のアクセスを１回にすることを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の構成を実施例に対応する図１を用いて説明
すると本発明はデータバス４を介して接続された演算装
置１と、プログラムデータメモリ２と、出力装置３と、
画像メモリ５と、書き込みメモリ６とから成る画像形成
装置において、書き込み禁止／許可情報を判断し、画像
を変更する機能を備えたメモリ制御装置７を、前記デー
タバス４と前記画像メモリ５と、前記書き込みメモリ６
とに接続して設けたことを特徴とする。
めの本発明の構成を実施例に対応する図１を用いて説明
すると本発明はデータバス４を介して接続された演算装
置１と、プログラムデータメモリ２と、出力装置３と、
画像メモリ５と、書き込みメモリ６とから成る画像形成
装置において、書き込み禁止／許可情報を判断し、画像
を変更する機能を備えたメモリ制御装置７を、前記デー
タバス４と前記画像メモリ５と、前記書き込みメモリ６
とに接続して設けたことを特徴とする。
【０００７】
【作用】そして本発明は上記の手段によりメモリ制御装
置は書き込み禁止／許可情報を判断し、画像を変更する
機能を備えているため従来では、２回もしくは３回のメ
モリアクセスが必要であったが、本発明では１回でよ
く、その結果、演算装置の負担が軽減し、画像の形成速
度が上がる。
置は書き込み禁止／許可情報を判断し、画像を変更する
機能を備えているため従来では、２回もしくは３回のメ
モリアクセスが必要であったが、本発明では１回でよ
く、その結果、演算装置の負担が軽減し、画像の形成速
度が上がる。
【０００８】
【実施例】図１に本実施例を説明する。１は演算装置、
２はプログラム／データメモリ、３は出力装置、４はデ
ータバスである。従来通り演算装置１はプログラム／デ
ータメモリ２より画像形成用プログラムを受け取り、画
像の一部を形成する。その後、従来とは違い、メモリ制
御装置７にこのデータを引き渡す。制御装置７は書き込
み禁止／許可情報を書き込みメモリ６から読み込み、そ
れに従い、画像メモリ５に画像を書き込む。書き込みメ
モリ６の内容は、あらかじめ入力されていてもよいし、
プログラム／データメモリ２のプログラムとして与えら
れ、演算装置１で形成してもよい。後者の場合、形成し
た書き込み禁止／許可情報はメモリ制御装置７を介して
書き込みメモリ６に書き込むか、書き込みメモリ６をデ
ュアルポートとし、経路１０で直接書き込んでもよい。
なお、メモリ制御装置７を介する場合、経路１０は省い
てもよく、書き込みメモリ６もシングルポートでよい。
以上を繰り返して画像を画像メモリ５に形成し、出力装
置３にて出力する。なお、書き込みメモリ６、及び画像
メモリ５の内容はデータバス４を介して自由に参照でき
るものとする。
２はプログラム／データメモリ、３は出力装置、４はデ
ータバスである。従来通り演算装置１はプログラム／デ
ータメモリ２より画像形成用プログラムを受け取り、画
像の一部を形成する。その後、従来とは違い、メモリ制
御装置７にこのデータを引き渡す。制御装置７は書き込
み禁止／許可情報を書き込みメモリ６から読み込み、そ
れに従い、画像メモリ５に画像を書き込む。書き込みメ
モリ６の内容は、あらかじめ入力されていてもよいし、
プログラム／データメモリ２のプログラムとして与えら
れ、演算装置１で形成してもよい。後者の場合、形成し
た書き込み禁止／許可情報はメモリ制御装置７を介して
書き込みメモリ６に書き込むか、書き込みメモリ６をデ
ュアルポートとし、経路１０で直接書き込んでもよい。
なお、メモリ制御装置７を介する場合、経路１０は省い
てもよく、書き込みメモリ６もシングルポートでよい。
以上を繰り返して画像を画像メモリ５に形成し、出力装
置３にて出力する。なお、書き込みメモリ６、及び画像
メモリ５の内容はデータバス４を介して自由に参照でき
るものとする。
【０００９】図２にてメモリ制御装置７の動作を詳しく
説明する。なお、ここに示すのは１ビットの書き込みで
あり、複数のビットの場合にも容易に拡張できる。ま
ず、データバス４とアドレスバス１１に画像データと位
置が演算装置１によりセットされる。書き込みメモリ６
からは、書き込み禁止／許可情報がデータバス１４に出
力される。この情報はＨで禁止、Ｌで許可を示すものと
し、ＡＮＤゲート１６に与えられる。片方にはインバー
ター１５を介してあり、データバス４とラッチ１３の出
力が選択され、ＯＲ回路１７から出力される。ところで
ラッチ１３の出力は画像メモリ５の内容である。タイミ
ングコントローラー１２によりリード／ライト信号２０
がリードにセットされ、アドレスバス１１により指定さ
れたデータが出力される。その後タイミングコントロー
ラー１２はラッチ１３にパルスを送り、このデータをラ
ッチさせる。このデータがＡＮＤ回路１６に与えられ
る。この時バッファ１８はハイインピーダンス状態に保
つ。
説明する。なお、ここに示すのは１ビットの書き込みで
あり、複数のビットの場合にも容易に拡張できる。ま
ず、データバス４とアドレスバス１１に画像データと位
置が演算装置１によりセットされる。書き込みメモリ６
からは、書き込み禁止／許可情報がデータバス１４に出
力される。この情報はＨで禁止、Ｌで許可を示すものと
し、ＡＮＤゲート１６に与えられる。片方にはインバー
ター１５を介してあり、データバス４とラッチ１３の出
力が選択され、ＯＲ回路１７から出力される。ところで
ラッチ１３の出力は画像メモリ５の内容である。タイミ
ングコントローラー１２によりリード／ライト信号２０
がリードにセットされ、アドレスバス１１により指定さ
れたデータが出力される。その後タイミングコントロー
ラー１２はラッチ１３にパルスを送り、このデータをラ
ッチさせる。このデータがＡＮＤ回路１６に与えられ
る。この時バッファ１８はハイインピーダンス状態に保
つ。
【００１０】こうしてＯＲ回路１７には新しい画像が形
成される。その後、タイミングコントローラー１２はバ
ッファ１８をＯＮに、リード／ライト信号２０をライト
にし、画像メモリ５に、この画像を書き込む。この間ア
ドレスバス１１は有効であるとする。
成される。その後、タイミングコントローラー１２はバ
ッファ１８をＯＮに、リード／ライト信号２０をライト
にし、画像メモリ５に、この画像を書き込む。この間ア
ドレスバス１１は有効であるとする。
【００１１】
【発明の効果】このように本発明によるときは書き込み
禁止／許可情報を判断し、画像を変更する機能を備えた
メモリ制御装置をデータバスと画像メモリと書き込みメ
モリとに接続して設けたものであるからメモリ制御装置
はメモリアクセスを１回にすることができ、その結果演
算装置の負担が軽減し画像の形成速度が上昇する効果を
有する。
禁止／許可情報を判断し、画像を変更する機能を備えた
メモリ制御装置をデータバスと画像メモリと書き込みメ
モリとに接続して設けたものであるからメモリ制御装置
はメモリアクセスを１回にすることができ、その結果演
算装置の負担が軽減し画像の形成速度が上昇する効果を
有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明のメモリ制御装置を示す回路図である。
【図３】従来例を示すブロック図である。
１ 演算装置 ２ プログラムデータメモリ ３ 出力装置 ４ データバス ５ 画像メモリ ６ 書き込みメモリ ７ メモリ制御装置
Claims (1)
- 【請求項１】 データバスを介して接続された演算装置
と、プログラムデータメモリと、出力装置と、画像メモ
リと、書き込みメモリとから成る画像形成装置におい
て、書き込み禁止／許可情報を判断し、画像を変更する
機能を備えたメモリ制御装置を、前記データバスと前記
画像メモリと前記書き込みメモリとに接続して設けたこ
とを特徴とする画像形成装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293347A JPH05128007A (ja) | 1991-11-08 | 1991-11-08 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293347A JPH05128007A (ja) | 1991-11-08 | 1991-11-08 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128007A true JPH05128007A (ja) | 1993-05-25 |
Family
ID=17793625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3293347A Pending JPH05128007A (ja) | 1991-11-08 | 1991-11-08 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128007A (ja) |
-
1991
- 1991-11-08 JP JP3293347A patent/JPH05128007A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012080B1 (ko) | 표시 제어 장치 | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| US4545014A (en) | Information processing apparatus | |
| US4706213A (en) | Graphic memory system for interarea transfer of X-Y coordinate data | |
| JPH05266177A (ja) | 描画装置 | |
| JPH05128007A (ja) | 画像形成装置 | |
| US4888685A (en) | Data conflict prevention for processor with input/output device | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| US5191654A (en) | Microprocessor for high speed data processing | |
| JPH0120514B2 (ja) | ||
| EP0644550B1 (en) | Dram control Circuit | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JPH06103171A (ja) | 記憶装置 | |
| JPH05334099A (ja) | 状態設定レジスタの書込回路 | |
| JPS62251857A (ja) | メモリ制御方式 | |
| JPH03276346A (ja) | メモリカード | |
| JPS6215593A (ja) | 記憶装置 | |
| JPS61123874A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0727557B2 (ja) | デ−タ転送装置 | |
| JPS59231984A (ja) | 表示装置 | |
| JPH06175968A (ja) | 自然画メモリ間ｄｍａ方式 | |
| JPH04177417A (ja) | 信号処理装置 | |
| JPH044451A (ja) | コンピュータシステム | |
| JPH02188856A (ja) | メモリアクセス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000620 |