JPH05129524A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05129524A JPH05129524A JP32091091A JP32091091A JPH05129524A JP H05129524 A JPH05129524 A JP H05129524A JP 32091091 A JP32091091 A JP 32091091A JP 32091091 A JP32091091 A JP 32091091A JP H05129524 A JPH05129524 A JP H05129524A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- power supply
- voltage supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 制御回路２に電源電圧を供給する電源と、出
力バッファ回路３に電源電圧を供給する電源とを有する
半導体装置１において、上記各回路３の電源供給用パッ
ド４，６間に接続され、上記出力バッファ回路用電源の
出力電圧Ｖ3が正常レベルＶA から低下した時、上記制
御回路用電源の出力電圧Ｖ2 を上記出力バッファ回路用
電源パッド６に供給するようにした。 【効果】 出力バッファ回路用電源の出力電圧Ｖ3 のみ
低下した場合も出力バッファ回路３の出力信号の“Ｈ”
レベルを正常値に保持することができ、上記出力バッフ
ァ回路からの誤出力を防止することができる。
力バッファ回路３に電源電圧を供給する電源とを有する
半導体装置１において、上記各回路３の電源供給用パッ
ド４，６間に接続され、上記出力バッファ回路用電源の
出力電圧Ｖ3が正常レベルＶA から低下した時、上記制
御回路用電源の出力電圧Ｖ2 を上記出力バッファ回路用
電源パッド６に供給するようにした。 【効果】 出力バッファ回路用電源の出力電圧Ｖ3 のみ
低下した場合も出力バッファ回路３の出力信号の“Ｈ”
レベルを正常値に保持することができ、上記出力バッフ
ァ回路からの誤出力を防止することができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に特定の機能回路への電圧の供給を行う電圧供給源（以
下電源とも言う。）を２つ以上有する半導体装置におい
て所定の電源の電圧降下を補う電圧供給回路に関するも
のである。
に特定の機能回路への電圧の供給を行う電圧供給源（以
下電源とも言う。）を２つ以上有する半導体装置におい
て所定の電源の電圧降下を補う電圧供給回路に関するも
のである。
【０００２】
【従来の技術】図４は、従来の半導体装置の全体構成を
示すブロック図である。図中、１は半導体装置、２及び
３はそれぞれ上記半導体装置１に搭載された制御回路及
び出力バッファ回路、４は上記制御回路２に電源を供給
するための第１電源パッド、５は上記制御回路２と上記
第１電源パッド４とを接続する電源線、６は出力バッフ
ァ回路３に電源を供給するための第２電源パッド、７は
出力バッファ回路６と上記第２電源パッド６とを接続す
る電源線、８は上記出力バッファ回路３の出力信号を取
り出すための出力信号用パッドである。
示すブロック図である。図中、１は半導体装置、２及び
３はそれぞれ上記半導体装置１に搭載された制御回路及
び出力バッファ回路、４は上記制御回路２に電源を供給
するための第１電源パッド、５は上記制御回路２と上記
第１電源パッド４とを接続する電源線、６は出力バッフ
ァ回路３に電源を供給するための第２電源パッド、７は
出力バッファ回路６と上記第２電源パッド６とを接続す
る電源線、８は上記出力バッファ回路３の出力信号を取
り出すための出力信号用パッドである。
【０００３】また、図５は出力バッファ回路３の具体的
な回路構成を示す図であり、図において、３１及び３２
は電源と接地との間に直列に接続されたｎチャネルトラ
ンジスタ、３３は接地側のトランジスタ３２のゲートに
その出力端子が接続されたインバータ、３ａは上記トラ
ンジスタに電源を供給するための電源供給端子、３ｂは
上記電源側トランジスタ３１のゲート及びインバータ３
３の入力に共通接続された制御端子、３ｃは上記両トラ
ンジスタの接続点に接続された出力端子である。
な回路構成を示す図であり、図において、３１及び３２
は電源と接地との間に直列に接続されたｎチャネルトラ
ンジスタ、３３は接地側のトランジスタ３２のゲートに
その出力端子が接続されたインバータ、３ａは上記トラ
ンジスタに電源を供給するための電源供給端子、３ｂは
上記電源側トランジスタ３１のゲート及びインバータ３
３の入力に共通接続された制御端子、３ｃは上記両トラ
ンジスタの接続点に接続された出力端子である。
【０００４】このように各機能回路に対応してそれぞれ
の電源を有する半導体装置では、制御回路２には制御回
路用電源（図示せず）から電源電圧Ｖ2 が供給され、ま
た出力バッファ回路３には出力バッファ回路用電源（図
示せず）から電源電圧Ｖ3 が供給され、各機能回路はそ
れぞれ所定の動作を行う。そして上記各電源の出力電圧
が正常レベルＶA である場合は、各機能回路は正常動作
するので、上記出力信号用パッド８から出力される出力
バッファ回路３の出力信号は“Ｈ”データ及び“Ｌ”デ
ータのレベルとも正常である（図６参照）。
の電源を有する半導体装置では、制御回路２には制御回
路用電源（図示せず）から電源電圧Ｖ2 が供給され、ま
た出力バッファ回路３には出力バッファ回路用電源（図
示せず）から電源電圧Ｖ3 が供給され、各機能回路はそ
れぞれ所定の動作を行う。そして上記各電源の出力電圧
が正常レベルＶA である場合は、各機能回路は正常動作
するので、上記出力信号用パッド８から出力される出力
バッファ回路３の出力信号は“Ｈ”データ及び“Ｌ”デ
ータのレベルとも正常である（図６参照）。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
半導体装置では、出力バッファ回路３に過負荷がかかる
等して、図７に示すように出力バッファ回路用電源の出
力電圧Ｖ3 のみ低レベルＶB まで降下した場合、制御回
路用電源の出力電圧Ｖ2 が正常レベルＶA であっても、
出力バッファ回路３の出力信号の“Ｈ”データのレベル
が低下してしまい、つまり上記出力バッファ回路３が誤
信号を出力してしまうという問題点があった。
半導体装置では、出力バッファ回路３に過負荷がかかる
等して、図７に示すように出力バッファ回路用電源の出
力電圧Ｖ3 のみ低レベルＶB まで降下した場合、制御回
路用電源の出力電圧Ｖ2 が正常レベルＶA であっても、
出力バッファ回路３の出力信号の“Ｈ”データのレベル
が低下してしまい、つまり上記出力バッファ回路３が誤
信号を出力してしまうという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、特定の機能回路を受け持つ電圧
供給源の出力電圧が低下した場合に、上記特定の機能回
路から出力される信号の“Ｈ”データのレベルが低下す
るのを防止することができる半導体装置を得ることを目
的としている。
ためになされたもので、特定の機能回路を受け持つ電圧
供給源の出力電圧が低下した場合に、上記特定の機能回
路から出力される信号の“Ｈ”データのレベルが低下す
るのを防止することができる半導体装置を得ることを目
的としている。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、所定の電圧供給源に対して該電圧供給源とその他の
電圧供給源との間に設けられ、上記所定の電圧供給源の
電圧が正常レベルから低下した時、該所定の電圧供給源
の出力側へ他の電圧供給源から電圧を供給する電圧供給
回路を備えたものである。
は、所定の電圧供給源に対して該電圧供給源とその他の
電圧供給源との間に設けられ、上記所定の電圧供給源の
電圧が正常レベルから低下した時、該所定の電圧供給源
の出力側へ他の電圧供給源から電圧を供給する電圧供給
回路を備えたものである。
【０００８】
【作用】この発明においては、所定の電圧供給源の電圧
が正常レベルから低下した時、上記所定の電圧供給源の
出力側に他の電圧供給源から電圧を供給する電圧供給回
路を備えたから、上記所定の電圧供給源の出力電圧が低
下した場合にも、該電圧供給源に接続された特定の機能
回路に正常レベルの電圧が供給されることとなり、上記
特定の機能回路の出力信号の“Ｈ”データのレベルが低
下するのを抑えることができる。
が正常レベルから低下した時、上記所定の電圧供給源の
出力側に他の電圧供給源から電圧を供給する電圧供給回
路を備えたから、上記所定の電圧供給源の出力電圧が低
下した場合にも、該電圧供給源に接続された特定の機能
回路に正常レベルの電圧が供給されることとなり、上記
特定の機能回路の出力信号の“Ｈ”データのレベルが低
下するのを抑えることができる。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体装置の回
路構成を示し、図中、１〜８は図４の従来例に示したも
のと同等であり、その説明を省略する。９は制御回路用
電源パッド４と出力バッファ回路用電源パッド６との間
に接続され、直列に接続された平滑回路１０及びダイオ
ード１１からなる電圧供給用回路で、上記出力バッファ
回路用電源の出力電圧が正常レベルから低下した時、上
記制御回路用電源の正常レベルの出力電圧を上記出力バ
ッファ回路用電源パッド６に供給するようになってい
る。なおこのダイオード１１は整流素子であればどのよ
うなものでもよく、例えばダイオード接続のＭＯＳトラ
ンジスタでもよい。
する。図１はこの発明の一実施例による半導体装置の回
路構成を示し、図中、１〜８は図４の従来例に示したも
のと同等であり、その説明を省略する。９は制御回路用
電源パッド４と出力バッファ回路用電源パッド６との間
に接続され、直列に接続された平滑回路１０及びダイオ
ード１１からなる電圧供給用回路で、上記出力バッファ
回路用電源の出力電圧が正常レベルから低下した時、上
記制御回路用電源の正常レベルの出力電圧を上記出力バ
ッファ回路用電源パッド６に供給するようになってい
る。なおこのダイオード１１は整流素子であればどのよ
うなものでもよく、例えばダイオード接続のＭＯＳトラ
ンジスタでもよい。
【００１０】図３は上記平滑回路１０の具体的な回路構
成を示しており、該平滑回路１０は抵抗Ｒとコンデンサ
Ｃとから構成されている。該抵抗Ｒの両端は、それぞれ
上記制御回路用電源パッド４に接続される端子１０ａ、
及び上記ダイオード１１のカソード側に接続される端子
１０ｂとなっており、該端子１０ｂと接地との間に上記
コンデンサＣが接続されている。
成を示しており、該平滑回路１０は抵抗Ｒとコンデンサ
Ｃとから構成されている。該抵抗Ｒの両端は、それぞれ
上記制御回路用電源パッド４に接続される端子１０ａ、
及び上記ダイオード１１のカソード側に接続される端子
１０ｂとなっており、該端子１０ｂと接地との間に上記
コンデンサＣが接続されている。
【００１１】また、図２は図１で示した半導体装置にお
いて、出力バッファ用電源の出力電圧Ｖ3 のみが降下し
た場合の出力バッファ回路３の出力信号波形を示したも
のである。
いて、出力バッファ用電源の出力電圧Ｖ3 のみが降下し
た場合の出力バッファ回路３の出力信号波形を示したも
のである。
【００１２】次に作用効果について説明する。このよう
な構成の本実施例装置では、従来装置と同様、制御回路
２には制御回路用電源（図示せず）から電源電圧Ｖ2 が
供給され、また出力バッファ回路３には出力バッファ回
路用電源（図示せず）から電源電圧Ｖ3 が供給され、上
記各機能回路２，３はそれぞれ所定の通常動作を行う。
な構成の本実施例装置では、従来装置と同様、制御回路
２には制御回路用電源（図示せず）から電源電圧Ｖ2 が
供給され、また出力バッファ回路３には出力バッファ回
路用電源（図示せず）から電源電圧Ｖ3 が供給され、上
記各機能回路２，３はそれぞれ所定の通常動作を行う。
【００１３】このような通常動作において、図２に示す
ように出力バッファ回路用電源の出力電圧Ｖ3 のみが正
常レベルＶA から低レベルＶA −Ｖthに降下した場合、
上記出力バッファ回路３には、制御回路用電源（図示せ
ず）から平滑回路１０及びダイオード１１からなる電圧
供給用回路９を介し安定した電圧が供給されることとな
る。この制御回路用電源の出力電圧Ｖ3 は正常レベルＶ
A であるため、出力バッファ回路３の“Ｈ”データの出
力レベルは低下することはなく、従来装置のように出力
バッファ回路３の“Ｈ”データの出力レベルが低下して
誤出力を発生してしまうのを防止することができる。
ように出力バッファ回路用電源の出力電圧Ｖ3 のみが正
常レベルＶA から低レベルＶA −Ｖthに降下した場合、
上記出力バッファ回路３には、制御回路用電源（図示せ
ず）から平滑回路１０及びダイオード１１からなる電圧
供給用回路９を介し安定した電圧が供給されることとな
る。この制御回路用電源の出力電圧Ｖ3 は正常レベルＶ
A であるため、出力バッファ回路３の“Ｈ”データの出
力レベルは低下することはなく、従来装置のように出力
バッファ回路３の“Ｈ”データの出力レベルが低下して
誤出力を発生してしまうのを防止することができる。
【００１４】このように本実施例では、出力バッファ回
路用電源の出力電圧Ｖ3 が低下した場合には、制御回路
用電源から出力バッファ用電源の出力側へ電源電圧の供
給を行うようにしたので、出力バッファ回路用電源の出
力電圧のみ低下した場合も出力バッファ回路３の出力信
号の“Ｈ”レベルを正常値に保持することができ、誤出
力の発生を防止することができる。
路用電源の出力電圧Ｖ3 が低下した場合には、制御回路
用電源から出力バッファ用電源の出力側へ電源電圧の供
給を行うようにしたので、出力バッファ回路用電源の出
力電圧のみ低下した場合も出力バッファ回路３の出力信
号の“Ｈ”レベルを正常値に保持することができ、誤出
力の発生を防止することができる。
【００１５】また上記実施例では、電源供給回路９に平
滑回路１０を備えているため、制御回路用電源の出力電
圧にノイズ等の微小変動がある場合でも、安定した電源
電圧を上記出力バッファ回路用電源に供給することがで
きる。
滑回路１０を備えているため、制御回路用電源の出力電
圧にノイズ等の微小変動がある場合でも、安定した電源
電圧を上記出力バッファ回路用電源に供給することがで
きる。
【００１６】なお、上記実施例では、制御回路用と出力
バッファ回路用の２つの異なる電源を有する場合につい
て示したが、各々複数の機能回路を受け持つ電源の数は
３つ以上であってもよく、この場合も上記構成の電源供
給用回路を異なる２つの電源間に設けることにより上記
実施例と同様の効果が得られる。
バッファ回路用の２つの異なる電源を有する場合につい
て示したが、各々複数の機能回路を受け持つ電源の数は
３つ以上であってもよく、この場合も上記構成の電源供
給用回路を異なる２つの電源間に設けることにより上記
実施例と同様の効果が得られる。
【００１７】また上記実施例では、電源供給回路とし
て、出力バッファ回路用電源が降下した場合に該電源に
制御回路用電源の出力電圧を供給する電源供給用回路に
ついて述べたが、上記電源供給回路は、これに限るもの
ではなく、特定の機能回路を受け持つ所定の電源に対し
て、この電源の出力電圧が低下した場合に、他の機能回
路を受け持つ電源から電源電圧を供給するようにしたも
のであればよい。
て、出力バッファ回路用電源が降下した場合に該電源に
制御回路用電源の出力電圧を供給する電源供給用回路に
ついて述べたが、上記電源供給回路は、これに限るもの
ではなく、特定の機能回路を受け持つ所定の電源に対し
て、この電源の出力電圧が低下した場合に、他の機能回
路を受け持つ電源から電源電圧を供給するようにしたも
のであればよい。
【００１８】
【発明の効果】以上のようにこの発明に係る半導体装置
によれば、所定の電圧供給源の電圧が正常レベルから低
下した時、該所定の電圧供給源に他の電圧供給源から電
圧を供給する電圧供給回路を備えたので、上記所定の電
圧供給源の出力電圧が低下した場合にも、該電圧供給源
に接続された特定の機能回路には正常レベルの電圧が供
給されることとなり、上記機能回路から出力される出力
信号のＨ”レベルの低下を抑えることができ、これによ
り機能回路からの誤出力を防止することができる効果が
ある。
によれば、所定の電圧供給源の電圧が正常レベルから低
下した時、該所定の電圧供給源に他の電圧供給源から電
圧を供給する電圧供給回路を備えたので、上記所定の電
圧供給源の出力電圧が低下した場合にも、該電圧供給源
に接続された特定の機能回路には正常レベルの電圧が供
給されることとなり、上記機能回路から出力される出力
信号のＨ”レベルの低下を抑えることができ、これによ
り機能回路からの誤出力を防止することができる効果が
ある。
【図１】この発明の一実施例による半導体装置の回路構
成を示すブロック図である。
成を示すブロック図である。
【図２】上記半導体装置の出力信号波形を示す図であ
る。
る。
【図３】上記半導体装置に搭載された平滑回路の具体的
な回路構成を示す図である。
な回路構成を示す図である。
【図４】従来の半導体装置の回路構成を示すブロック図
である。
である。
【図５】上記従来装置に搭載された出力バッファ回路の
具体的な回路構成を示す図である。
具体的な回路構成を示す図である。
【図６】上記従来装置の正常な出力信号波形を示す図で
ある。
ある。
【図７】上記従来装置の、バッファ回路用電源電圧の低
下時における出力信号波形を示す図である。
下時における出力信号波形を示す図である。
１ 半導体装置 ２ 制御回路 ３ 出力バッファ回路 ４ 制御回路用電源パッド ５ 制御回路用電源線 ６ 出力バッファ回路用電源パッド ７ 出力バッファ回路用電源線 ８ 出力信号用パッド ９ 電圧供給用回路 １０ 平滑回路 １１ ダイオード
Claims (2)
- 【請求項１】 複数の機能回路のうちの特定のものに電
圧を供給する電圧供給源を２つ以上有する半導体装置に
おいて、 所定の電圧供給源に対して該電圧供給源とその他の電圧
供給源との間に設けられ、上記所定の電圧供給源の出力
電圧が正常レベルから低下した時、該所定の電圧供給源
の出力側へ他の電圧供給源から電圧を供給する電圧供給
回路を備えたことを特徴とする半導体装置。 - 【請求項２】 上記電圧供給回路を、平滑回路と整流素
子とから構成したことを特徴とする請求項１記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32091091A JPH05129524A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32091091A JPH05129524A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129524A true JPH05129524A (ja) | 1993-05-25 |
Family
ID=18126636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32091091A Pending JPH05129524A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129524A (ja) |
-
1991
- 1991-11-07 JP JP32091091A patent/JPH05129524A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7177123B2 (en) | Semiconductor integrated circuit | |
| EP0195525A1 (en) | Low power CMOS reference generator with low impedance driver | |
| EP0248381B1 (en) | Power voltage regulator circuit | |
| JP2536871B2 (ja) | オフ・チップ駆動回路 | |
| JPH0214814B2 (ja) | ||
| JPS61283092A (ja) | リセツトあるいはセツト付記憶回路を有した半導体集積回路 | |
| JP2861163B2 (ja) | 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 | |
| JPH08181598A (ja) | 半導体装置 | |
| US20030080717A1 (en) | Semiconductor device | |
| US6657422B2 (en) | Current mirror circuit | |
| US6885232B2 (en) | Semiconductor integrated circuit having a function determination circuit | |
| JPH05129524A (ja) | 半導体装置 | |
| US7023189B2 (en) | Voltage regulator circuit of integrated circuit chip | |
| JP2806050B2 (ja) | 電源回路 | |
| JP2842597B2 (ja) | 半導体集積回路装置 | |
| JP2758735B2 (ja) | 論理回路 | |
| JPH0735786A (ja) | 電圧低下検出装置 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JP2910207B2 (ja) | 電源装置 | |
| JP3269184B2 (ja) | スイッチ信号の入力回路 | |
| JPS61170125A (ja) | 出力回路 | |
| JPH05726B2 (ja) | ||
| JP3682358B2 (ja) | 集積回路の誤動作防止回路 | |
| JPS6213759B2 (ja) | ||
| JPS6315521A (ja) | 半導体回路装置 |