JPH0513372B2 - - Google Patents
Info
- Publication number
- JPH0513372B2 JPH0513372B2 JP60089315A JP8931585A JPH0513372B2 JP H0513372 B2 JPH0513372 B2 JP H0513372B2 JP 60089315 A JP60089315 A JP 60089315A JP 8931585 A JP8931585 A JP 8931585A JP H0513372 B2 JPH0513372 B2 JP H0513372B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- wiring
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線の形成方法に関し、特に金属
配線間に絶縁膜を設けて形成される半導体集積回
路の多層配線の形成方法に関するものである。
配線間に絶縁膜を設けて形成される半導体集積回
路の多層配線の形成方法に関するものである。
従来、集積回路等の半導体素子の多層配線にお
いて、目合せ露光方法として縮小投影露光法を用
いる場合、レーザー光によりウエハの位置を検出
し、マスクの投影像とウエハの目合せを行うた
め、ウエハ上に位置合せ用マークを形成するが、
そのマークとしては、シリコン基板、多結晶シリ
コン、アルミニウム等が使われていた。
いて、目合せ露光方法として縮小投影露光法を用
いる場合、レーザー光によりウエハの位置を検出
し、マスクの投影像とウエハの目合せを行うた
め、ウエハ上に位置合せ用マークを形成するが、
そのマークとしては、シリコン基板、多結晶シリ
コン、アルミニウム等が使われていた。
第２図ａ〜ｄは従来の多層配線の形成方法の一
例を説明するために工程順に示した断面図であ
る。第２図ａ〜ｄにおいては、層間絶縁膜にポリ
イミド樹脂を利用したアルミニウム二層配線の形
成方法につき説明する。
例を説明するために工程順に示した断面図であ
る。第２図ａ〜ｄにおいては、層間絶縁膜にポリ
イミド樹脂を利用したアルミニウム二層配線の形
成方法につき説明する。
まず、第２図ａに示すように、表面がシリコン
酸化膜２２で覆われたシリコン基板２１上に第一
層アルミニウム電極配線２３を形成すると同時に
位置合せ用マーク２４を形成する。次いでポリイ
ミド樹脂２５に所望の開孔部を設けるためにフオ
トレジスト膜２６でポリイミド樹脂２５を覆いレ
ーザー光２７を位置合せ用マーク部２４に照射
し、アルミニウムにより形成されたマークの段部
で乱反射されたレーザー光のうち、ある一定の角
度、たとえば45゜の角度で反射されたレーザー光
２８をフオトダイオード２９で検出し、強度がピ
ークとなる位置をマスクの投影像とウエハとの目
合せ位置として露光を行う。
酸化膜２２で覆われたシリコン基板２１上に第一
層アルミニウム電極配線２３を形成すると同時に
位置合せ用マーク２４を形成する。次いでポリイ
ミド樹脂２５に所望の開孔部を設けるためにフオ
トレジスト膜２６でポリイミド樹脂２５を覆いレ
ーザー光２７を位置合せ用マーク部２４に照射
し、アルミニウムにより形成されたマークの段部
で乱反射されたレーザー光のうち、ある一定の角
度、たとえば45゜の角度で反射されたレーザー光
２８をフオトダイオード２９で検出し、強度がピ
ークとなる位置をマスクの投影像とウエハとの目
合せ位置として露光を行う。
次に、第２図ｂに示すように、フオトレジスト
膜２６を現像し、第一層アルミニウム電極配線領
域上のフオトレジスト膜２６に開孔部を設ける。
膜２６を現像し、第一層アルミニウム電極配線領
域上のフオトレジスト膜２６に開孔部を設ける。
次に、第２図ｃに示すように、上記フオトレジ
スト膜２６をマスクにしてポリイミド樹脂膜２５
に第一層アルミニウム電極配線２３に達する開孔
部３０を設け、その後フオトレジスト膜２６を除
去する。
スト膜２６をマスクにしてポリイミド樹脂膜２５
に第一層アルミニウム電極配線２３に達する開孔
部３０を設け、その後フオトレジスト膜２６を除
去する。
次に、第２図ｄに示すように、シリコン基板全
面にスパツタリング法によりアルミニウム膜３１
を被着したのち、フオトレジスト膜３２で覆い第
二層アルミニウム電極配線を設けるための目合せ
露光を行い、現像後エツチングにより第二層目配
線を形成する。
面にスパツタリング法によりアルミニウム膜３１
を被着したのち、フオトレジスト膜３２で覆い第
二層アルミニウム電極配線を設けるための目合せ
露光を行い、現像後エツチングにより第二層目配
線を形成する。
しかしながら第２図ａ〜ｄの方法において、第
二層アルミニウム電極配線を設けるための目合せ
露光において、この時、位置合せ用のマーク部２
４がポリイミド樹脂により平坦化されているため
アルミニウム膜３２はマーク段部がなく、位置合
せ用レーザー光２７は伝導体を通り抜けることが
できず平坦なアルミニウム膜３１の表面で乱反射
されるのみで位置合せが不可能となるという欠点
を生ずる。また、完全に平坦化されていなくて
も、シリカフイルム塗布などにより一層目アルミ
ニウム配線段部をなめらかにする場合にも段部が
なめらかなため反射光のピークを判断することが
困難となり目ずれが多発するという欠点がある。
また層間絶縁膜としてバイアススパツタ酸化膜を
用いても表面が平坦化されるので上記したと同様
にレーザ光によるマークの位置検出が困難にな
る。
二層アルミニウム電極配線を設けるための目合せ
露光において、この時、位置合せ用のマーク部２
４がポリイミド樹脂により平坦化されているため
アルミニウム膜３２はマーク段部がなく、位置合
せ用レーザー光２７は伝導体を通り抜けることが
できず平坦なアルミニウム膜３１の表面で乱反射
されるのみで位置合せが不可能となるという欠点
を生ずる。また、完全に平坦化されていなくて
も、シリカフイルム塗布などにより一層目アルミ
ニウム配線段部をなめらかにする場合にも段部が
なめらかなため反射光のピークを判断することが
困難となり目ずれが多発するという欠点がある。
また層間絶縁膜としてバイアススパツタ酸化膜を
用いても表面が平坦化されるので上記したと同様
にレーザ光によるマークの位置検出が困難にな
る。
本発明は、従来の上記欠点を除去し、層間絶縁
膜の段部をなめらかにしても位置合せ誤差を小さ
くすることができ、たとえ完全に平坦化しても上
層の金属配線を精度よく形成することができ、微
細配線の形成が容易にできる多層配線の形成方法
を提供することを目的とする。
膜の段部をなめらかにしても位置合せ誤差を小さ
くすることができ、たとえ完全に平坦化しても上
層の金属配線を精度よく形成することができ、微
細配線の形成が容易にできる多層配線の形成方法
を提供することを目的とする。
本発明の特徴は、下層配線上に層間絶縁膜を有
し、前記層間絶縁膜の開口部を通して前記下層配
線と接続する上層配線を前記層間絶縁膜上に有す
る半導体集積回路の多層配線を縮小投影露光法に
より形成する方法において、第１の導電材料から
前記下層配線を形状形成すると同時に第１の位置
合せ用マークを前記第１の導電材料により形状形
成する工程と、前記下層配線上から前記第１の位
置合せ用マーク上にかけて前記層間絶縁膜を形成
する工程と、前記第１の位置合せ用マークにより
位置合せを行なつて、前記層間絶縁膜に前記開口
部を形成すると同時に、前記第１の位置合せ用マ
ーク上とは別の位置における前記層間絶縁膜の表
面部分から第２の位置合せ用マークとなる凹部を
形成する工程と、前記開口部内および前記第２の
位置合せ用マークとなる凹部内を含む全面上に前
記上層配線を構成する第２の導電材料を堆積する
工程と、前記第２の位置合せ用マークとなる前記
層間絶縁膜の凹部に対応して形成された前記第２
の導電材料表面の段部を位置合せ用マークとして
位置合せを行なつて、前記開口部を通して前記下
層配線と接続する前記上層配線を前記第２の導電
材料から形状形成する多層配線の形成方法にあ
る。
し、前記層間絶縁膜の開口部を通して前記下層配
線と接続する上層配線を前記層間絶縁膜上に有す
る半導体集積回路の多層配線を縮小投影露光法に
より形成する方法において、第１の導電材料から
前記下層配線を形状形成すると同時に第１の位置
合せ用マークを前記第１の導電材料により形状形
成する工程と、前記下層配線上から前記第１の位
置合せ用マーク上にかけて前記層間絶縁膜を形成
する工程と、前記第１の位置合せ用マークにより
位置合せを行なつて、前記層間絶縁膜に前記開口
部を形成すると同時に、前記第１の位置合せ用マ
ーク上とは別の位置における前記層間絶縁膜の表
面部分から第２の位置合せ用マークとなる凹部を
形成する工程と、前記開口部内および前記第２の
位置合せ用マークとなる凹部内を含む全面上に前
記上層配線を構成する第２の導電材料を堆積する
工程と、前記第２の位置合せ用マークとなる前記
層間絶縁膜の凹部に対応して形成された前記第２
の導電材料表面の段部を位置合せ用マークとして
位置合せを行なつて、前記開口部を通して前記下
層配線と接続する前記上層配線を前記第２の導電
材料から形状形成する多層配線の形成方法にあ
る。
次に、本発明について図面を参照して説明す
る。第１図ａ〜ｅは本発明の一実施例を説明する
ために工程順に示した断面図である。本実施例で
は層間絶縁膜にポリイミド樹脂を用いた場合のア
ルミニウム二層配線の形成方法について説明す
る。
る。第１図ａ〜ｅは本発明の一実施例を説明する
ために工程順に示した断面図である。本実施例で
は層間絶縁膜にポリイミド樹脂を用いた場合のア
ルミニウム二層配線の形成方法について説明す
る。
まず、第１図ａに示すように、表面がシリコン
酸化膜２で覆われたシリコン基板１上に一層目ア
ルミニウム電極配線３を形成する。その際同時に
アルミニウムにより縮小投影露光の位置合せ用マ
ーク４を設ける。次にポリイミド樹脂５により層
間絶縁膜を形成した後、このポリイミド樹脂膜５
に、第１層目アルミニウム３に達する所望の開孔
部を設けるためにフオトレジスト６で覆いレーザ
ー光７をマーク部４に照射しアルミニウムにより
形成されたマーク４の段部で乱反射されたレーザ
ー光のうちある一定の角度、たとえば45゜の角度
で反射されたレーザー光８だけをフオトダイオー
ド９で検出する。ウエーハを水平方向に移動さ
せ、フオトダイオード９で検出したレーザー光８
の強度がピークとなる位置をマスクの投影像とウ
エーハの目合せ位置として露光を行なう。
酸化膜２で覆われたシリコン基板１上に一層目ア
ルミニウム電極配線３を形成する。その際同時に
アルミニウムにより縮小投影露光の位置合せ用マ
ーク４を設ける。次にポリイミド樹脂５により層
間絶縁膜を形成した後、このポリイミド樹脂膜５
に、第１層目アルミニウム３に達する所望の開孔
部を設けるためにフオトレジスト６で覆いレーザ
ー光７をマーク部４に照射しアルミニウムにより
形成されたマーク４の段部で乱反射されたレーザ
ー光のうちある一定の角度、たとえば45゜の角度
で反射されたレーザー光８だけをフオトダイオー
ド９で検出する。ウエーハを水平方向に移動さ
せ、フオトダイオード９で検出したレーザー光８
の強度がピークとなる位置をマスクの投影像とウ
エーハの目合せ位置として露光を行なう。
次に、第１図ｂに示すように、フオトレジスト
膜６を現像し、フオトレジスト開孔部１０を設け
る。この際同時に新たな位置合せ用マークパター
ン１１を設ける。このマーク１１を設ける位置と
しては今まで設置してきた位置合せ用マーク４と
は別の位置が望ましい。
膜６を現像し、フオトレジスト開孔部１０を設け
る。この際同時に新たな位置合せ用マークパター
ン１１を設ける。このマーク１１を設ける位置と
しては今まで設置してきた位置合せ用マーク４と
は別の位置が望ましい。
次に、第１図ｃに示すように、このフオトレジ
スト膜６をマスクにしてポリイミド樹脂膜５に第
一層アルミニウム電極配線３に達する層間絶縁膜
開孔部１２を設けるが、その際同時に新しい位置
合せ用マーク１３が形成される。次いでフオトレ
ジスト膜６を除去する。
スト膜６をマスクにしてポリイミド樹脂膜５に第
一層アルミニウム電極配線３に達する層間絶縁膜
開孔部１２を設けるが、その際同時に新しい位置
合せ用マーク１３が形成される。次いでフオトレ
ジスト膜６を除去する。
次に、第１図ｄに示すように、シリコン基板全
面にスパツタリング法によりアルミニウム膜１４
を被着し、さらにフオトレジスト膜１５を被着す
る。そして、新たにポリイミド樹脂膜５に設けた
位置合せ用マーク部１３にレーザ光１６を照射し
位置合せを行うが、この時アルミニウム膜１４の
表面にもポリイミド樹脂の段部に対応した同様の
段部が有り、この段部によりレーザー光１６は乱
反射され、そのうち45゜の角度で乱反射されるレ
ーザー光１７だけをフオトダイオード９で検出
し、強度がピークとなる位置を、マスクの投影像
とウエーハの目合せ位置として露光を行う。
面にスパツタリング法によりアルミニウム膜１４
を被着し、さらにフオトレジスト膜１５を被着す
る。そして、新たにポリイミド樹脂膜５に設けた
位置合せ用マーク部１３にレーザ光１６を照射し
位置合せを行うが、この時アルミニウム膜１４の
表面にもポリイミド樹脂の段部に対応した同様の
段部が有り、この段部によりレーザー光１６は乱
反射され、そのうち45゜の角度で乱反射されるレ
ーザー光１７だけをフオトダイオード９で検出
し、強度がピークとなる位置を、マスクの投影像
とウエーハの目合せ位置として露光を行う。
次に、第１図ｅに示すように、現像後フオトレ
ジスト膜１５をマスクとし、アルミニウム膜１５
のエツチングを行い、フオトレジスト膜１５を除
去し、第二層アルミニウム電極配線１８を形成す
ることにより、アルミニウム二層配線を完成す
る。
ジスト膜１５をマスクとし、アルミニウム膜１５
のエツチングを行い、フオトレジスト膜１５を除
去し、第二層アルミニウム電極配線１８を形成す
ることにより、アルミニウム二層配線を完成す
る。
〔発明の効果〕
以上説明したように、本発明は半導体素子の多
層配線形成において、目合せ露光を縮小投影露光
法を用いて行なう場合、層間絶縁膜に下層の金属
配線に達する開孔部を選択的に設ける工程におい
て同時に位置合せ用マークを形成することにより
たとえ層間絶縁膜を完全に平坦化しても上層の金
属配線を精度良く形成することができるという効
果がある。
層配線形成において、目合せ露光を縮小投影露光
法を用いて行なう場合、層間絶縁膜に下層の金属
配線に達する開孔部を選択的に設ける工程におい
て同時に位置合せ用マークを形成することにより
たとえ層間絶縁膜を完全に平坦化しても上層の金
属配線を精度良く形成することができるという効
果がある。
また、層間絶縁膜は完全に平坦化された場合に
限らず、段部をなめらかにし、マーク部が不明瞭
となる場合は、位置合せにおいて誤動作の原因と
なるが、この発明を使用することにより誤動作を
無くすことができる。
限らず、段部をなめらかにし、マーク部が不明瞭
となる場合は、位置合せにおいて誤動作の原因と
なるが、この発明を使用することにより誤動作を
無くすことができる。
さらに、上層の電極配線形成を下層の電極配線
に達する開孔部に対して位置合せをするため、こ
の開孔部と上層電極配線との余裕を小さくするこ
とができ微細配線の形成が容易になるという利点
も有する。
に達する開孔部に対して位置合せをするため、こ
の開孔部と上層電極配線との余裕を小さくするこ
とができ微細配線の形成が容易になるという利点
も有する。
第１図ａ〜ｅは本発明の一実施例を説明するた
めに工程順に示した断面図、第２図ａ〜ｄは従来
の多層配線の形成方法を説明するために工程順に
示した断面図である。 １，２１……シリコン基板、２，２２……シリ
コン酸化膜、３，２３……第一層アルミニウム電
極配線、４，２４……位置合せ用マーク、５，２
５……ポリイミド樹脂、６，１５，２６，３２…
…フオトレジスト膜、７，１６，２７……位置合
せ用レーザー光、８，１７，２８……45゜の角度
に反射されたレーザー光、９，２９……フオトダ
イオード、１０，１１……フオトレジスト開孔
部、１２，３０……層間絶縁膜開孔部、１３……
層間絶縁膜位置合せ用マーク、１４，３１……ア
ルミニウム膜、１８……第二層アルミニウム電極
配線。
めに工程順に示した断面図、第２図ａ〜ｄは従来
の多層配線の形成方法を説明するために工程順に
示した断面図である。 １，２１……シリコン基板、２，２２……シリ
コン酸化膜、３，２３……第一層アルミニウム電
極配線、４，２４……位置合せ用マーク、５，２
５……ポリイミド樹脂、６，１５，２６，３２…
…フオトレジスト膜、７，１６，２７……位置合
せ用レーザー光、８，１７，２８……45゜の角度
に反射されたレーザー光、９，２９……フオトダ
イオード、１０，１１……フオトレジスト開孔
部、１２，３０……層間絶縁膜開孔部、１３……
層間絶縁膜位置合せ用マーク、１４，３１……ア
ルミニウム膜、１８……第二層アルミニウム電極
配線。
Claims (1)
- 【特許請求の範囲】 １ 下層配線上に層間絶縁膜を有し、前記層間絶
縁膜の開口部を通して前記下層配線と接続する上
層配線を前記層間絶縁膜上に有する半導体集積回
路の多層配線を縮小投影露光法により形成する方
法において、第１の導電材料から前記下層配線を
形状形成すると同時に第１の位置合せ用マークを
前記第１の導電材料により形状形成する工程と、
前記下層配線上から前記第１の位置合せ用マーク
上にかけて前記層間絶縁膜を形成する工程と、前
記第１の位置合せ用マークにより位置合せを行な
つて、前記層間絶縁膜に前記開口部を形成すると
同時に、前記第１の位置合せ用マーク上とは別の
位置における前記層間絶縁膜の表面部分から第２
の位置合せ用マークとなる凹部を形成する工程
と、前記開口部内および前記第２の位置合せ用マ
ークとなる凹部内を含む全面上に前記上層配線を
構成する第２の導電材料を堆積する工程と、前記
第２の位置合せ用マークとなる前記層間絶縁膜の
凹部に対応して形成された前記第２の導電材料表
面の段部を位置合せ用マークとして位置合せを行
なつて、前記開口部を通して前記下層配線と接続
する前記上層配線を前記第２の導電材料から形状
形成することを特徴とする多層配線の形成方法。 ２ 前記層間絶縁膜は表面が平坦化された絶縁膜
であることを特徴とする特許請求の範囲第１項に
記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089315A JPS61248427A (ja) | 1985-04-25 | 1985-04-25 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089315A JPS61248427A (ja) | 1985-04-25 | 1985-04-25 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248427A JPS61248427A (ja) | 1986-11-05 |
| JPH0513372B2 true JPH0513372B2 (ja) | 1993-02-22 |
Family
ID=13967231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60089315A Granted JPS61248427A (ja) | 1985-04-25 | 1985-04-25 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248427A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307736A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | イオンビ−ム加工方法 |
| JPS63237520A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | 半導体素子製造方法 |
| JPH01103834A (ja) * | 1987-10-16 | 1989-04-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH03174728A (ja) * | 1989-12-04 | 1991-07-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US7355675B2 (en) | 2004-12-29 | 2008-04-08 | Asml Netherlands B.V. | Method for measuring information about a substrate, and a substrate for use in a lithographic apparatus |
| TWI445225B (zh) * | 2011-11-07 | 2014-07-11 | Voltafield Technology Corp | 磁阻元件結構形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035515A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造法 |
-
1985
- 1985-04-25 JP JP60089315A patent/JPS61248427A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248427A (ja) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128283A (en) | Method of forming mask alignment marks | |
| JPS6323657B2 (ja) | ||
| TW444271B (en) | Method for manufacturing semiconductor device | |
| JP2890538B2 (ja) | 半導体装置 | |
| JPH0513372B2 (ja) | ||
| KR970007822B1 (ko) | 반도체 장치의 제조 방법 | |
| EP0230648B1 (en) | Method of forming an alignment mark | |
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JPH0458167B2 (ja) | ||
| JP2748029B2 (ja) | 位置合わせマーク作成方法 | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JPH03177013A (ja) | 半導体装置の製造方法 | |
| JPH0669153A (ja) | 微細コンタクト孔の形成方法 | |
| JP2002353117A (ja) | 半導体装置の製造方法 | |
| KR100370138B1 (ko) | 반도체의 노광공정용 글로벌 얼라인 패턴 형성방법 | |
| KR100356474B1 (ko) | 반도체 소자의 중첩 버니어 형성 방법 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| JP2762500B2 (ja) | 半導体装置 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS61183944A (ja) | 多層電極形成方法 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| JPS603620A (ja) | 微細パタ−ンの形成方法 | |
| JP3108172B2 (ja) | レジストパターン形成方法 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |