JPS63237520A - 半導体素子製造方法 - Google Patents
半導体素子製造方法Info
- Publication number
- JPS63237520A JPS63237520A JP62073258A JP7325887A JPS63237520A JP S63237520 A JPS63237520 A JP S63237520A JP 62073258 A JP62073258 A JP 62073258A JP 7325887 A JP7325887 A JP 7325887A JP S63237520 A JPS63237520 A JP S63237520A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- exposure
- prepared
- scale fixing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 18
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子製造方法に関する。
近来、半導体素子の製造に際し、半導体素子能動層を層
間絶縁膜で分離しつつ、多層に積層化してゆき、現在の
ＬＳＩより高密度、高速かつ多機能な性能を持たせた新
規なＬＳＩを開発しようという試みがふえている。その
−例として、画材等による第４同断機能素子技術シンポ
ジウム２６９ページから２７９ページに掲載された論文
がある。同論文に示されるように素子能動層を多層化し
てゆくとき、能動層間を電気的に分離している層間絶縁
膜の表面が十分に平坦化されていることが必要であり、
これが十分に平坦化されていないと、レーザアニール法
などによって層間絶縁膜上に形成される半導体薄膜（こ
の膜中に素子が作製される）の結晶性が劣化する。
間絶縁膜で分離しつつ、多層に積層化してゆき、現在の
ＬＳＩより高密度、高速かつ多機能な性能を持たせた新
規なＬＳＩを開発しようという試みがふえている。その
−例として、画材等による第４同断機能素子技術シンポ
ジウム２６９ページから２７９ページに掲載された論文
がある。同論文に示されるように素子能動層を多層化し
てゆくとき、能動層間を電気的に分離している層間絶縁
膜の表面が十分に平坦化されていることが必要であり、
これが十分に平坦化されていないと、レーザアニール法
などによって層間絶縁膜上に形成される半導体薄膜（こ
の膜中に素子が作製される）の結晶性が劣化する。
しかし、一方では層間絶縁膜の表面が十分に平坦化され
ると、層間絶縁膜下に存在する素子の形状が見えにくく
なり、当然縮小投影型露光機を用いて、露光目金せする
ときに必要な目合せ基準も見えにくくなる。この事は以
後の露光目金せが行いずらくなることを意味しており、
最悪の場合には露光目金せが不可能になる場合もある。
ると、層間絶縁膜下に存在する素子の形状が見えにくく
なり、当然縮小投影型露光機を用いて、露光目金せする
ときに必要な目合せ基準も見えにくくなる。この事は以
後の露光目金せが行いずらくなることを意味しており、
最悪の場合には露光目金せが不可能になる場合もある。
本発明の目的は層間絶縁膜を十分に平坦化した後でも、
その後の露光回合せを可能ならしめる方法を提供するこ
とにある。
その後の露光回合せを可能ならしめる方法を提供するこ
とにある。
本発明は半導体素子能動層が積層・多層化された構造を
有する半導体素子の製造方法において、第１の半導体素
子の作製に際し、第１の露光用目合せ基準を作製し、そ
の基準を用いて前記第１の半導体素子を作製した後、つ
ぎに第１の半導体素子上に積層される第２の半導体素子
を作製するに際し、まず層間絶Ｍ膜を形成し、つぎに第
２の露光用目合せ基準を作製し、前記第２の露光用目合
せ基準を用いて前記第２の半導体素子を作製する工程を
行うことを特徴とする半導体素子製造方法である。
有する半導体素子の製造方法において、第１の半導体素
子の作製に際し、第１の露光用目合せ基準を作製し、そ
の基準を用いて前記第１の半導体素子を作製した後、つ
ぎに第１の半導体素子上に積層される第２の半導体素子
を作製するに際し、まず層間絶Ｍ膜を形成し、つぎに第
２の露光用目合せ基準を作製し、前記第２の露光用目合
せ基準を用いて前記第２の半導体素子を作製する工程を
行うことを特徴とする半導体素子製造方法である。
以下に、第１図に示した実施例を参照して詳細に説明す
る。
る。
第１図（ａ）において、Ｓｉ基板１上に１ｉｍＳｉ０２
よりなる層間絶縁膜２をＬＰＣＶＤ法により成長した。
よりなる層間絶縁膜２をＬＰＣＶＤ法により成長した。
っぎに、ＬＰＣＶＤ法により０．５Ｉｆｍｐｏｌｙ−５
ｉを成長した。
ｉを成長した。
そのｐｏｌｙ −Ｓｉ中に目合せ基１１！５および素子
領域３をフォトレジスト工程およびドライエツチング工
程により作製した。その後、ゲート絶縁膜の形成やｖＴ
調整用のイオン注入を行った後、ゲート電極材料となる
０、５−ｐｏｌｙ−３ｉをしＰＣＶＩ）法により形成し
、目合せ基準５を位置基準として用い、ゲート電極４の
パターニングをフォトレジスト工程により行った・ つぎに、第１図（ｂ）において、層間絶縁膜１１として
１．５ｐＳｉＯ２をＬＰＣＶＤ法で成長したのち１層間
絶縁膜３の表面を有機膜塗布とドライエツチングにより
平坦化した。その後、 ＬＰＣＶＩＩ法により０．５１
ｍｐｏｌｙ−５ｉを成長し、その中に目合せ基準６と素
子領域７をフォトレジスト工程およびドライエツチング
工程により形成した。このフォトレジスト工程において
、露光回合せに目合せ基準５を位置基準として用いた。
領域３をフォトレジスト工程およびドライエツチング工
程により作製した。その後、ゲート絶縁膜の形成やｖＴ
調整用のイオン注入を行った後、ゲート電極材料となる
０、５−ｐｏｌｙ−３ｉをしＰＣＶＩ）法により形成し
、目合せ基準５を位置基準として用い、ゲート電極４の
パターニングをフォトレジスト工程により行った・ つぎに、第１図（ｂ）において、層間絶縁膜１１として
１．５ｐＳｉＯ２をＬＰＣＶＤ法で成長したのち１層間
絶縁膜３の表面を有機膜塗布とドライエツチングにより
平坦化した。その後、 ＬＰＣＶＩＩ法により０．５１
ｍｐｏｌｙ−５ｉを成長し、その中に目合せ基準６と素
子領域７をフォトレジスト工程およびドライエツチング
工程により形成した。このフォトレジスト工程において
、露光回合せに目合せ基準５を位置基準として用いた。
つぎに、ゲート絶縁膜形成やｖ丁調整用のイオン注入を
行い、ゲート電極材料となる０゜５卿ｐｏｌｙ −Ｓｉ
をＬＰＣＶＩ）法により形成し、目合せ基準６を位置基
準としてゲート電極８のパターニングをフォトレジスト
工程により行った。
行い、ゲート電極材料となる０゜５卿ｐｏｌｙ −Ｓｉ
をＬＰＣＶＩ）法により形成し、目合せ基準６を位置基
準としてゲート電極８のパターニングをフォトレジスト
工程により行った。
このように能動層を一層分増やすごとに、各層に目合せ
基準を作り直して２以上の半導体素子の層を順次積層形
成してゆく。実施例では目合せ基準を素子領域を作製す
るｐｏｌｙ−５Ｌ中に作ったが、あるいはこれを第１図
（ｃ）に示すように溝状の目合せ基準９，１０を層間絶
縁膜２，１１中に作製してもよい。
基準を作り直して２以上の半導体素子の層を順次積層形
成してゆく。実施例では目合せ基準を素子領域を作製す
るｐｏｌｙ−５Ｌ中に作ったが、あるいはこれを第１図
（ｃ）に示すように溝状の目合せ基準９，１０を層間絶
縁膜２，１１中に作製してもよい。
以上の実施例はＭＯＳＦＥＴを例にとり説明したが、バ
イポーラ素子でもよい。また、半導体薄膜としてｐｏｌ
ｙ −Ｓｉを用いたが、単結晶化Ｓｉでも他の材料（Ｇ
ｅやＧａＡｓなど）でもよい。また、能動層数がより多
層になってもよい。
イポーラ素子でもよい。また、半導体薄膜としてｐｏｌ
ｙ −Ｓｉを用いたが、単結晶化Ｓｉでも他の材料（Ｇ
ｅやＧａＡｓなど）でもよい。また、能動層数がより多
層になってもよい。
以上のように本発明を用いれば半導体素子の能動層を多
層化した構造の半導体素子を製造するに際して、各層ご
とに、目合せ基準を作り直していくので、露光回合せが
容易となり、ひいては商品
層化した構造の半導体素子を製造するに際して、各層ご
とに、目合せ基準を作り直していくので、露光回合せが
容易となり、ひいては商品
第１図（ａ）、 （ｂ）は本発明の実施例を工程順に示
す断面図、第１図（ｃ）は他の実施例を示す断面図であ
る。
す断面図、第１図（ｃ）は他の実施例を示す断面図であ
る。
Claims (1)
- （１）半導体素子能動層が積層・多層化された構造を有
する半導体素子の製造方法において、第１の半導体素子
の作製に際し、第１の露光用目合せ基準を作製し、その
基準を用いて前記第１の半導体素子を作製した後、つぎ
に第１の半導体素子上に積層される第２の半導体素子を
作製するに際し、まず層間絶縁膜を形成し、つぎに第２
の露光用目合せ基準を作製し、その後前記第２の露光用
目合せ基準を用いて前記第２の半導体素子を作製する工
程を行うことを特徴とする半導体素子製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073258A JPS63237520A (ja) | 1987-03-26 | 1987-03-26 | 半導体素子製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073258A JPS63237520A (ja) | 1987-03-26 | 1987-03-26 | 半導体素子製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63237520A true JPS63237520A (ja) | 1988-10-04 |
Family
ID=13512969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073258A Pending JPS63237520A (ja) | 1987-03-26 | 1987-03-26 | 半導体素子製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63237520A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103834A (ja) * | 1987-10-16 | 1989-04-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01236620A (ja) * | 1988-03-17 | 1989-09-21 | Fujitsu Ltd | パターン形成方法 |
| JPH02241017A (ja) * | 1989-03-15 | 1990-09-25 | Sanken Electric Co Ltd | 半導体装置の製造方法 |
| JPH05335482A (ja) * | 1992-05-29 | 1993-12-17 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタを有する多層半導体集積回路 |
| JP2011040687A (ja) * | 2009-08-18 | 2011-02-24 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
| JPS62145112A (ja) * | 1985-12-19 | 1987-06-29 | Seiko Epson Corp | プリンタの同期信号検出装置 |
-
1987
- 1987-03-26 JP JP62073258A patent/JPS63237520A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
| JPS62145112A (ja) * | 1985-12-19 | 1987-06-29 | Seiko Epson Corp | プリンタの同期信号検出装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103834A (ja) * | 1987-10-16 | 1989-04-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01236620A (ja) * | 1988-03-17 | 1989-09-21 | Fujitsu Ltd | パターン形成方法 |
| JPH02241017A (ja) * | 1989-03-15 | 1990-09-25 | Sanken Electric Co Ltd | 半導体装置の製造方法 |
| JPH05335482A (ja) * | 1992-05-29 | 1993-12-17 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタを有する多層半導体集積回路 |
| JP2011040687A (ja) * | 2009-08-18 | 2011-02-24 | Sumitomo Electric Ind Ltd | 半導体レーザの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63237520A (ja) | 半導体素子製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| DE69220725T2 (de) | Herstellungsverfahren eines Kondensatorelementes für ein DRAM | |
| JPH0586074B2 (ja) | ||
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPH01181517A (ja) | 半導体素子製造方法 | |
| JP2775845B2 (ja) | 半導体装置の製造方法 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01202876A (ja) | ジョセフソン接合素子の作製方法 | |
| KR930017176A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JPH02116164A (ja) | ゲートアレイ回路作製方法 | |
| KR940001255A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JPH04243150A (ja) | ポリシリコンヒューズ | |
| KR960008531B1 (ko) | 적층형 캐패시터 제조방법 | |
| KR920004908B1 (ko) | 반도체장치의 접속창 형성방법 | |
| JPS61252656A (ja) | 半導体装置およびその製造方法 | |
| JPS59172247A (ja) | 半導体装置の製法 | |
| JP2000124405A (ja) | 集積回路用の受動素子およびその製造方法 | |
| JPH01101654A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62216341A (ja) | 半導体装置の製造方法 | |
| KR950021401A (ko) | 트렌치형 소자분리막 제조방법 | |
| JPH01313958A (ja) | 半導体装置の製造方法 | |
| KR930020688A (ko) | 반도체 메모리장치의 제조방법 | |
| JPS6037751A (ja) | 半導体装置の製造方法 |