JPH0513530A - バイポーラｒａｍ - Google Patents
バイポーラｒａｍInfo
- Publication number
- JPH0513530A JPH0513530A JP3167950A JP16795091A JPH0513530A JP H0513530 A JPH0513530 A JP H0513530A JP 3167950 A JP3167950 A JP 3167950A JP 16795091 A JP16795091 A JP 16795091A JP H0513530 A JPH0513530 A JP H0513530A
- Authority
- JP
- Japan
- Prior art keywords
- current
- digit
- holding
- read
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【構成】保持電流制御回路７は、セル４−１１〜４−ｎ
ｍに流れ情報を保持するための保持電流を制御する。リ
ード電流制御回路８は、ディジット線２−１〜２−ｍに
流れる読出し電流を制御する。 【効果】簡単にセルのリーク電流をテストできる。
ｍに流れ情報を保持するための保持電流を制御する。リ
ード電流制御回路８は、ディジット線２−１〜２−ｍに
流れる読出し電流を制御する。 【効果】簡単にセルのリーク電流をテストできる。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラＲＡＭに関す
る。
る。
【０００２】
【従来の技術】従来のバイポーラＲＡＭは、テスト用の
回路は有しておらず、ＳＲＡＭに供給する電源電圧を下
げることで、等価的に記憶セルの保持電流を減少させ、
記憶セルが反転するかどうかでリーク電流の有無をテス
トしていた。
回路は有しておらず、ＳＲＡＭに供給する電源電圧を下
げることで、等価的に記憶セルの保持電流を減少させ、
記憶セルが反転するかどうかでリーク電流の有無をテス
トしていた。
【０００３】
【発明が解決しようとする課題】上述した従来のバイポ
ーラＲＡＭは、電源電圧を下げてしまうため、アドレス
デコーダ，リードライト制御回路等が不定となり誤書込
みをしてしまいセルのリークテストが正確に行われない
という欠点をもつ。また多電源のバイポーラＲＡＭでは
電源の電位関係を守る必要から任意に電圧を変化させる
ことができず、セルのリークについてテストをできない
という欠点を持つ。
ーラＲＡＭは、電源電圧を下げてしまうため、アドレス
デコーダ，リードライト制御回路等が不定となり誤書込
みをしてしまいセルのリークテストが正確に行われない
という欠点をもつ。また多電源のバイポーラＲＡＭでは
電源の電位関係を守る必要から任意に電圧を変化させる
ことができず、セルのリークについてテストをできない
という欠点を持つ。
【０００４】
【課題を解決するための手段】第１の発明のバイポーラ
ＲＡＭは、情報を保持するセルに流れる保持電流を制御
する保持電流制御回路と、ディジット線に流れる読出し
電流を制御する読出し電流制御回路とを含んで構成され
る。
ＲＡＭは、情報を保持するセルに流れる保持電流を制御
する保持電流制御回路と、ディジット線に流れる読出し
電流を制御する読出し電流制御回路とを含んで構成され
る。
【０００５】第２の発明のバイポーラＲＡＭは、ディジ
ット線に流れる読出し電流を制御する読出し電流制御回
路を含んで構成される。
ット線に流れる読出し電流を制御する読出し電流制御回
路を含んで構成される。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
４−１１〜４−ｎｍは情報を保持するセルで、ワードト
ップＷＴ１−１〜１−ｎから供給された保持電流はセ
ル，ワードボトムＷＢ９−１〜９−ｎを通って保持電流
用の定電流源６−１〜６−ｎへ流れる。定電流源６−１
〜６−ｎは保持電流制御回路７からの制御信号によりそ
の電流値を制御される。
る。図１は本発明の一実施例を示すブロック図である。
４−１１〜４−ｎｍは情報を保持するセルで、ワードト
ップＷＴ１−１〜１−ｎから供給された保持電流はセ
ル，ワードボトムＷＢ９−１〜９−ｎを通って保持電流
用の定電流源６−１〜６−ｎへ流れる。定電流源６−１
〜６−ｎは保持電流制御回路７からの制御信号によりそ
の電流値を制御される。
【０００７】ディジット線ＤＬ２−１，ＤＲ３−１はセ
ル４−１１〜４−ｎ１に接続し、ディジットデコーダ５
−１に接続される。ディジット線ＤＬ２−２〜２−ｍ，
ＤＲ３−２〜３−ｍも同様である。ディジットデコーダ
ＤＳ５−１〜５−ｍはリード電流用の定電流源１０に接
続されディジットデコーダＤＳ５−１〜５−ｍのうちア
ドレス信号（図示せず）で選択されたディジットデコー
ダが論理的にオンとなり、選択されたディジットデコー
ダに接続されたディジット線にリード電流が流れる。
ル４−１１〜４−ｎ１に接続し、ディジットデコーダ５
−１に接続される。ディジット線ＤＬ２−２〜２−ｍ，
ＤＲ３−２〜３−ｍも同様である。ディジットデコーダ
ＤＳ５−１〜５−ｍはリード電流用の定電流源１０に接
続されディジットデコーダＤＳ５−１〜５−ｍのうちア
ドレス信号（図示せず）で選択されたディジットデコー
ダが論理的にオンとなり、選択されたディジットデコー
ダに接続されたディジット線にリード電流が流れる。
【０００８】定電流源１０は、読出し電流制御回路８か
らの制御信号によりその電流値を制御される。セルのリ
ークテストはデータをすべてのセルに書き込んだ後、保
持電流，リード電流を小さくし、しばらく時間がたった
後保持電流とリード電流をもとにもどし、全セルのデー
タを読み出し、書き込んだデータと比較することにより
行なわれる。
らの制御信号によりその電流値を制御される。セルのリ
ークテストはデータをすべてのセルに書き込んだ後、保
持電流，リード電流を小さくし、しばらく時間がたった
後保持電流とリード電流をもとにもどし、全セルのデー
タを読み出し、書き込んだデータと比較することにより
行なわれる。
【０００９】このとき記憶情報が失われたセルがリーク
を生じているセルである。このテストを行うため保持電
流制御回路７で保持電流を、リード電流制御回路８でリ
ード電流をそれぞれ小さくすることで上記のリークテス
トを実行する。
を生じているセルである。このテストを行うため保持電
流制御回路７で保持電流を、リード電流制御回路８でリ
ード電流をそれぞれ小さくすることで上記のリークテス
トを実行する。
【００１０】なお、図１から保持電流制御回路７を省略
してもよい。リード電流制御回路８から定電流源１０に
リード電流を流さないような制御信号を送ることによ
り、セルに流れる電流を保持電流のみにする。この状態
で保持電流を流すのに使用している電源の電圧を下げる
と保持電流も減少しリークテストを行うことができる。
してもよい。リード電流制御回路８から定電流源１０に
リード電流を流さないような制御信号を送ることによ
り、セルに流れる電流を保持電流のみにする。この状態
で保持電流を流すのに使用している電源の電圧を下げる
と保持電流も減少しリークテストを行うことができる。
【００１１】
【発明の効果】以上説明したように本発明は保持電流，
リード電流を制御する回路を持つことにより簡単にセル
のリークテストを行うことができる効果がある。
リード電流を制御する回路を持つことにより簡単にセル
のリークテストを行うことができる効果がある。
【図１】本発明の一実施例のブロック図である。
１−１〜１−ｎ ワードトップ線
２−１〜２−ｍ ディジット線
３−１〜３−ｍ ディジット線
４−１１〜４−ｎｍ セル
５−１〜５−ｍ ディジットセレクタ
６−１〜６−ｎ 保持電流用の定電流源
７ 保持電流制御回路
８ リード電流制御回路
９−１〜９−ｎ ワードボトム
１０ リード電流用の定電流源
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ
27/102
Claims (2)
- 【請求項１】 情報を保持するセルに流れ情報を保持す
るための保持電流を制御する保持電流制御回路と、ディ
ジット線に流れる読出し電流を制御する読出し電流制御
回路とを含むことを特徴とするバイポーラＲＡＭ。 - 【請求項２】 ディジット線に流れる読出し電流を制御
する読出し電流制御回路を含むことを特徴とするバイポ
ーラＲＡＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167950A JPH0513530A (ja) | 1991-07-09 | 1991-07-09 | バイポーラｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167950A JPH0513530A (ja) | 1991-07-09 | 1991-07-09 | バイポーラｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513530A true JPH0513530A (ja) | 1993-01-22 |
Family
ID=15859056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167950A Pending JPH0513530A (ja) | 1991-07-09 | 1991-07-09 | バイポーラｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873638A (en) * | 1986-05-09 | 1989-10-10 | Honda Giken Kogyo Kabushiki Kaisha | Traction control system for controlling slip of a driving wheel of a vehicle |
| US4873639A (en) * | 1986-03-04 | 1989-10-10 | Honda Giken Kogyo Kabushiki Kaisha | Traction control system for controlling slip of a driving wheel of a vehicle |
-
1991
- 1991-07-09 JP JP3167950A patent/JPH0513530A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873639A (en) * | 1986-03-04 | 1989-10-10 | Honda Giken Kogyo Kabushiki Kaisha | Traction control system for controlling slip of a driving wheel of a vehicle |
| US4873638A (en) * | 1986-05-09 | 1989-10-10 | Honda Giken Kogyo Kabushiki Kaisha | Traction control system for controlling slip of a driving wheel of a vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0242981A2 (en) | Semiconductor memory device having redundancy circuit portion | |
| KR20000035627A (ko) | 반도체 기억 장치 | |
| JP3307473B2 (ja) | 半導体メモリの試験回路 | |
| US4631707A (en) | Memory circuit with power supply voltage detection means | |
| KR870009395A (ko) | 불휘발성 메모리 회로 | |
| JP2919299B2 (ja) | 列電圧保持回路を有する集積回路メモリ | |
| JPH0785672A (ja) | 半導体メモリ回路 | |
| JPH07141320A (ja) | 電流読み出し方法及びマイクロコントローラ | |
| JPH0513530A (ja) | バイポーラｒａｍ | |
| JPH05101679A (ja) | 半導体メモリ装置 | |
| WO2002084705A3 (de) | Verfahren zum betrieb einer mram-halbleiterspeicheranordnung | |
| JPS5846786B2 (ja) | 円筒磁区記憶装置 | |
| JPH05128858A (ja) | 半導体記憶装置 | |
| JP4484344B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3022792B2 (ja) | 半導体集積回路装置 | |
| JPH07260884A (ja) | 半導体集積回路装置 | |
| JPS6334791A (ja) | バイポ−ラ型記憶装置 | |
| JP2522377B2 (ja) | Ｅｐｒｏｍ装置 | |
| JPH0720207A (ja) | Ｒａｍ内蔵ｌｓｉ | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPH0362396A (ja) | 半導体記憶装置 | |
| JPH0660671A (ja) | 半導体記憶装置 | |
| JP2663702B2 (ja) | Ｃｍｏｓスタチックメモリ | |
| JPS634279B2 (ja) | ||
| JPH0574197A (ja) | 多重書き込み機能を備えたメモリ装置 |