JPH05136123A - 素子分離方法 - Google Patents
素子分離方法Info
- Publication number
- JPH05136123A JPH05136123A JP30053991A JP30053991A JPH05136123A JP H05136123 A JPH05136123 A JP H05136123A JP 30053991 A JP30053991 A JP 30053991A JP 30053991 A JP30053991 A JP 30053991A JP H05136123 A JPH05136123 A JP H05136123A
- Authority
- JP
- Japan
- Prior art keywords
- film
- element isolation
- oxide film
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 素子分離膜であるＬＯＣＯＳ膜を形成するに
際して、半導体基板１上の全面に形成される下部酸化膜
２及び素子形成領域に残存した、下部酸化膜直上のＳｉ
Ｎ膜３ａを含む半導体基板上の全面に予め上部酸化膜５
を積層した後半導体基板１上の素子形成領域にイオン注
入層１ａを形成し、その後熱処理でフィールド酸化を行
うようにした。 【効果】 ＨＦクリーン工程でＳｉＮ膜直下の酸化膜
（第１のＳｉ０2膜）の内壁にアンダーカットが入るお
それもなくなり、素子分離膜のフィールドシフトを従来
より小さくできる。イオン注入層の形成時に、素子分離
領域における上部酸化膜の横幅ｄに相当する大きさのオ
フセット領域をサイドウォール形成工程を必要としない
で形成できる。このオフセット領域は拡散層とチャネル
ストッパ層の重なり防止のために有用である。しかもサ
イドウォール形成工程が不要であるのでエッチバックに
より半導体基板の表面にダメージを与えることもなくな
る。
際して、半導体基板１上の全面に形成される下部酸化膜
２及び素子形成領域に残存した、下部酸化膜直上のＳｉ
Ｎ膜３ａを含む半導体基板上の全面に予め上部酸化膜５
を積層した後半導体基板１上の素子形成領域にイオン注
入層１ａを形成し、その後熱処理でフィールド酸化を行
うようにした。 【効果】 ＨＦクリーン工程でＳｉＮ膜直下の酸化膜
（第１のＳｉ０2膜）の内壁にアンダーカットが入るお
それもなくなり、素子分離膜のフィールドシフトを従来
より小さくできる。イオン注入層の形成時に、素子分離
領域における上部酸化膜の横幅ｄに相当する大きさのオ
フセット領域をサイドウォール形成工程を必要としない
で形成できる。このオフセット領域は拡散層とチャネル
ストッパ層の重なり防止のために有用である。しかもサ
イドウォール形成工程が不要であるのでエッチバックに
より半導体基板の表面にダメージを与えることもなくな
る。
Description
【０００１】
【産業上の利用分野】この発明は素子分離方法に関し、
更に詳しくは微細化、高耐圧化を必要とするサブミクロ
ン単位の素子分離部形成技術に関するものである。
更に詳しくは微細化、高耐圧化を必要とするサブミクロ
ン単位の素子分離部形成技術に関するものである。
【０００２】
【従来の技術】従来この種形成技術として以下に示すも
のがある。まず、図１０に示すように、ｐ型Ｓｉ基板２
１を９００℃で熱酸化して第１のＳｉ０2膜２２を約４
００Åの厚さに形成し、その上にＣＶＤ法によりＳｉＮ
膜２３を２０００Åの厚さに形成し、その上にＣＶＤ法
により第２のＳｉ０2膜２４を約２０００〜５０００Å
の厚さに形成する。次に、図１１に示すように、ホトレ
ジスト２５のマスクを用いて素子分離領域Ｆの、第２の
Ｓｉ０2膜２４及びＳｉＮ膜２３を順次ウエットエッチ
ングあるいはドライエッチングにより選択除去する。次
に、図１２に示すように、全面に第３のＳｉ０2膜２６
をＣＶＤ法により３０００〜７０００Åの厚さに形成す
る。次に、図１３に示すように、異方性エッチングによ
り全面エッチングして第３のＳｉ０2膜２６によるサイ
ドウォール２７を形成する。そして、チャネルストッパ
形成用のイオン（例えばホウ素）２８を加速エネルギー
５０ｋｅＶ、ドーズ量１×１０13ｃｍ-2で注入してイオ
ン注入層２９を形成する。次に、図１４に示すように、
フッ酸系ウエットエッチング、いわゆるＨＦクリーンに
より、残存している第２のＳｉ０2膜２４、サイドウォ
ール２７及び第１のＳｉ０2膜２２を除去する。次に、
図１５に示すように、１０００℃で酸化してフィールド
酸化膜３０を６０００〜８０００Åの厚さに形成すると
ともに、イオン注入層２９の結晶回復を行い、チャネル
ストッパ３１を形成する。そして、ＳｉＮ膜２３を除去
して素子分離の工程を終了する。続いて、図１６に示す
ように、ＳｉＮ膜２３、第１のＳｉ０2膜２２を除去
し、通常の方法で配線拡散層３２を形成する。
のがある。まず、図１０に示すように、ｐ型Ｓｉ基板２
１を９００℃で熱酸化して第１のＳｉ０2膜２２を約４
００Åの厚さに形成し、その上にＣＶＤ法によりＳｉＮ
膜２３を２０００Åの厚さに形成し、その上にＣＶＤ法
により第２のＳｉ０2膜２４を約２０００〜５０００Å
の厚さに形成する。次に、図１１に示すように、ホトレ
ジスト２５のマスクを用いて素子分離領域Ｆの、第２の
Ｓｉ０2膜２４及びＳｉＮ膜２３を順次ウエットエッチ
ングあるいはドライエッチングにより選択除去する。次
に、図１２に示すように、全面に第３のＳｉ０2膜２６
をＣＶＤ法により３０００〜７０００Åの厚さに形成す
る。次に、図１３に示すように、異方性エッチングによ
り全面エッチングして第３のＳｉ０2膜２６によるサイ
ドウォール２７を形成する。そして、チャネルストッパ
形成用のイオン（例えばホウ素）２８を加速エネルギー
５０ｋｅＶ、ドーズ量１×１０13ｃｍ-2で注入してイオ
ン注入層２９を形成する。次に、図１４に示すように、
フッ酸系ウエットエッチング、いわゆるＨＦクリーンに
より、残存している第２のＳｉ０2膜２４、サイドウォ
ール２７及び第１のＳｉ０2膜２２を除去する。次に、
図１５に示すように、１０００℃で酸化してフィールド
酸化膜３０を６０００〜８０００Åの厚さに形成すると
ともに、イオン注入層２９の結晶回復を行い、チャネル
ストッパ３１を形成する。そして、ＳｉＮ膜２３を除去
して素子分離の工程を終了する。続いて、図１６に示す
ように、ＳｉＮ膜２３、第１のＳｉ０2膜２２を除去
し、通常の方法で配線拡散層３２を形成する。
【０００３】
【発明が解決しようとする課題】このような素子分離方
法では、サイドウォール２７を設けてイオン注入するか
ら、チャネルストッパ３１をフィールド酸化膜３０の端
よりサイドウォール２７の分だけ内側に形成される利点
を有する反面、以下の問題点を有する。すなわち、 （ｉ）図１３〜図１４のＨＦクリーン工程で、ＳｉＮ膜
２３直下の第１のＳｉ０2膜２２の内壁２２ａが、図１
７に示すように内壁２２ａにアンダーカットが入るため
除去される結果となり、引いては図１８に示すようにフ
ィールド酸化膜３０にフィールドシフトＳ2が生じるお
それがある。 （ii）図１２〜図１３のサイドウォール形成工程で、エ
ッチバックによりＳｉ基板２１の表面にダメージを与え
ることになり、特にサブミクロン単位の素子分離部形成
技術では素子分離端のダメージが接合リーク特性に悪影
響を及ぼすおそれがある。
法では、サイドウォール２７を設けてイオン注入するか
ら、チャネルストッパ３１をフィールド酸化膜３０の端
よりサイドウォール２７の分だけ内側に形成される利点
を有する反面、以下の問題点を有する。すなわち、 （ｉ）図１３〜図１４のＨＦクリーン工程で、ＳｉＮ膜
２３直下の第１のＳｉ０2膜２２の内壁２２ａが、図１
７に示すように内壁２２ａにアンダーカットが入るため
除去される結果となり、引いては図１８に示すようにフ
ィールド酸化膜３０にフィールドシフトＳ2が生じるお
それがある。 （ii）図１２〜図１３のサイドウォール形成工程で、エ
ッチバックによりＳｉ基板２１の表面にダメージを与え
ることになり、特にサブミクロン単位の素子分離部形成
技術では素子分離端のダメージが接合リーク特性に悪影
響を及ぼすおそれがある。
【０００４】
【課題を解決するための手段及び作用】この発明は、
（ｉ）半導体基板上に、下部酸化膜、ＳｉＮ膜を順次積
層し、（ii）半導体基板上の素子分離膜の形成が意図さ
れる素子分離領域のＳｉＮ膜を除去するとともに、素子
形成領域にはＳｉＮ膜を残存させ、（iii）その残存し
たＳｉＮ膜を含む半導体基板上の全面に上部酸化膜を積
層し、続いて、半導体基板上の素子分離領域に上部酸化
膜、下部酸化膜を介して不純物のイオンを注入してチャ
ネルストッパ層形成のために予めイオン注入層を形成
し、（iv）熱処理を付して上記残存したＳｉＮ膜間の素
子分離領域に素子分離膜を形成することよりなる素子分
離方法である。
（ｉ）半導体基板上に、下部酸化膜、ＳｉＮ膜を順次積
層し、（ii）半導体基板上の素子分離膜の形成が意図さ
れる素子分離領域のＳｉＮ膜を除去するとともに、素子
形成領域にはＳｉＮ膜を残存させ、（iii）その残存し
たＳｉＮ膜を含む半導体基板上の全面に上部酸化膜を積
層し、続いて、半導体基板上の素子分離領域に上部酸化
膜、下部酸化膜を介して不純物のイオンを注入してチャ
ネルストッパ層形成のために予めイオン注入層を形成
し、（iv）熱処理を付して上記残存したＳｉＮ膜間の素
子分離領域に素子分離膜を形成することよりなる素子分
離方法である。
【０００５】すなわち、この発明は、素子分離膜である
ＬＯＣＯＳ膜を形成するに際して、半導体基板上の全面
に形成される下部酸化膜及び素子形成領域に残存した、
下部酸化膜直上のＳｉＮ膜を含む半導体基板上の全面に
予め上部酸化膜を積層した後半導体基板上の素子形成領
域にイオン注入層を形成し、その後熱処理でフィールド
酸化を行うようにしたので、チャネルストッパ層を、素
子分離領域における上部酸化膜の横幅ｄの分だけＳｉＮ
膜の端から内側に形成することができる。さらに、以下
の特徴を呈する。 （ａ）予め、残存したＳｉＮ膜直下を含む少なくとも素
子分離領域にまたがって下部酸化膜を存在させて素子分
離膜を形成した後に、ＨＦクリーンで不要な下部酸化膜
や下部酸化膜直上の残存したＳｉＮ膜さらには上部酸化
膜を除去して素子分離部を形成するようにしたので、従
来のようにＨＦクリーン工程でＳｉＮ膜直下の酸化膜
（第１のＳｉ０2膜）の内壁にアンダーカットが入るお
それもなくなり、素子分離膜のフィールドシフトを従来
より小さくできる。 （ｂ）イオン注入層の形成時に、素子分離領域における
上部酸化膜の横幅ｄに相当する大きさのオフセット領域
をサイドウォール形成工程を必要としないで形成でき
る。このオフセット領域は拡散層とチャネルストッパ層
を重ならないようにするために有用である。 （ｃ）しかもサイドウォール形成工程が本発明の素子分
離部形成工程では不要であることから、サイドウォール
形成で用いられるエッチバックにより半導体基板の表面
にダメージを与えることもなくなる。 （ｄ）さらに、少なくとも熱処理前では、素子分離領域
にＳｉＮ膜が存在しないことから、熱処理時のチャネル
ストッパ層を介しての半導体基板へのストレスが少ない
利点を有する。
ＬＯＣＯＳ膜を形成するに際して、半導体基板上の全面
に形成される下部酸化膜及び素子形成領域に残存した、
下部酸化膜直上のＳｉＮ膜を含む半導体基板上の全面に
予め上部酸化膜を積層した後半導体基板上の素子形成領
域にイオン注入層を形成し、その後熱処理でフィールド
酸化を行うようにしたので、チャネルストッパ層を、素
子分離領域における上部酸化膜の横幅ｄの分だけＳｉＮ
膜の端から内側に形成することができる。さらに、以下
の特徴を呈する。 （ａ）予め、残存したＳｉＮ膜直下を含む少なくとも素
子分離領域にまたがって下部酸化膜を存在させて素子分
離膜を形成した後に、ＨＦクリーンで不要な下部酸化膜
や下部酸化膜直上の残存したＳｉＮ膜さらには上部酸化
膜を除去して素子分離部を形成するようにしたので、従
来のようにＨＦクリーン工程でＳｉＮ膜直下の酸化膜
（第１のＳｉ０2膜）の内壁にアンダーカットが入るお
それもなくなり、素子分離膜のフィールドシフトを従来
より小さくできる。 （ｂ）イオン注入層の形成時に、素子分離領域における
上部酸化膜の横幅ｄに相当する大きさのオフセット領域
をサイドウォール形成工程を必要としないで形成でき
る。このオフセット領域は拡散層とチャネルストッパ層
を重ならないようにするために有用である。 （ｃ）しかもサイドウォール形成工程が本発明の素子分
離部形成工程では不要であることから、サイドウォール
形成で用いられるエッチバックにより半導体基板の表面
にダメージを与えることもなくなる。 （ｄ）さらに、少なくとも熱処理前では、素子分離領域
にＳｉＮ膜が存在しないことから、熱処理時のチャネル
ストッパ層を介しての半導体基板へのストレスが少ない
利点を有する。
【０００６】
【実施例】以下図に示す実施例にもとづいてこの発明を
詳述する。なお、これによってこの発明は限定を受ける
ものではない。素子分離領域（フィールド領域）にＬＯ
ＣＯＳ膜（素子分離膜）を形成するには、まず、図１に
示すようにｐ型不純物が１×１０15ｃｍ-3程度の低濃度
で一様に含有されているＳｉ基板１上に、６００Å厚の
Ｓｉ０2膜（下部酸化膜）２、２６００Å厚のＳｉＮ膜
３を順次積層し、ＬＯＣＯＳ膜の形成が意図される素子
分離領域Ｆを決定した後、レジストパターン４によりＳ
ｉＮ膜３を除去する。この際、素子分離領域ＦのＳｉＮ
膜３を除去するとともに、素子形成領域（活性領域）Ｋ
にＳｉＮ膜３ａを残存させる（図２参照）。レジストパ
ターン４を除去した後、ＳｉＮ膜３ａを含むＳｉ基板１
上の全面に、公知のＣＶＤ法にて１０００Å厚のＳｉ０
2膜（上部酸化膜）５を積層し、続いて、Ｓｉ基板１上
の素子分離領域Ｆにｐ型不純物であるホウ素（Ｂ）のイ
オンを注入して後工程でチャネルストッパ層を形成する
ために予めイオン注入層１ａを形成する（図３参照）。
この際、イオンの注入量は４×１０13ｃｍ-2である。ま
た、イオン注入時に図８に示すように、上部のＳｉ０2
膜５におけるＳｉＮ膜３ａ側壁の厚みｄの分だけＳｉＮ
膜３ａの端Ｅから内側にイオン注入層１ａのオフセット
領域Ｒを形成でき、図７に示すように拡散層８とチャネ
ルストッパ層７を重ならないようにするために有用であ
る。次に、熱処理を付してフィールド酸化を行ってＳｉ
Ｎ膜３ａ間の素子分離領域ＦにＳｉ０2のフィールド酸
化膜６を形成する（図４参照）。この際、フィールド酸
化は、Ｏ2ガスの雰囲気中で、９００℃の熱処理が付さ
れて行われる。そして、最大厚みＷが０．６μｍで、幅
がＨのフィールド酸化膜６が形成されるとともに、その
直下に、横幅がＸのチャネルストッパ層７が形成され
る。続いて、上部のＳｉ０2膜５及びＳｉＮ膜３ａを順
次除去する（図５参照）。この際、ＨＦクリーンでこれ
らの膜を除去する。従って、図３〜図４にかけて下部の
Ｓｉ０2膜２の内壁にアンダーカットを持つことなくフ
ィールド酸化によってフィールド酸化膜６を形成でき、
図１８に示したフィールド酸化膜３０のフィールドシフ
トの幅Ｓ2より小さいフィールドシフトの幅Ｓ1（Ｓ1＜
Ｓ2）を有するフィールド酸化膜６を形成できる（図９
参照）。なお、Ｓ1は約０．０５μｍであり、Ｓ2は約
０．１μｍである。続いて、Ｓｉ基板１上の素子形成領
域Ｋにｎ型不純物であるヒ素（Ａｓ）のイオンを注入し
て拡散層を形成するためのイオン注入層１ｂを形成する
（図６参照）。この際、イオンの注入量は１×１０15ｃ
ｍ-2である。最後に、通常の工程によりトランジスタを
形成する。なお、図７において符号８は、フィールド酸
化膜６間の素子形成領域Ｋに形成された横幅がＹの拡散
層８である。このように本実施例では、ＬＯＣＯＳ膜６
を形成するに際して、図３に示したように下部のＳｉ０
2膜２及びＳｉＮ膜３ａを含むＳｉ基板１上の全面に予
め上部のＳｉ０2膜５を積層した後イオン注入層１ａを
形成し、フィールド酸化を行うようにしたので、図８に
示すように上部のＳｉ０2膜５の横幅ｄの分だけＳｉＮ
膜３ａの端Ｅから内側に形成することができるととも
に、予め、ＳｉＮ膜３ａ直下を含む少なくとも素子分離
領域Ｆにまたがって下部のＳｉ０2膜２を存在させて素
子分離膜６を形成した後に、ＨＦクリーンで不要な下部
のＳｉ０2膜２やそのＳｉ０2膜２直上のＳｉＮ膜３ａさ
らには上部のＳｉ０2膜５を除去して素子分離部を形成
するようにしたので、上記従来のようにＨＦクリーン工
程でＳｉＮ膜２３直下の第１のＳｉ０2膜２２の内壁２
２ａにアンダーカットが入るおそれもなくなり、フィー
ルド酸化膜６のフィールドシフトを従来より小さくでき
るとともに、イオン注入層１ａの形成時に横幅ｄに相当
する大きさのオフセット領域をサイドウォール形成工程
を必要としないで形成できる。このオフセット領域は拡
散層８とチャネルストッパ層７を重ならないようにする
ために有用である。しかもサイドウォール形成工程のエ
ッチバックによりＳｉ基板の表面にダメージを与えるこ
ともなくなる。
詳述する。なお、これによってこの発明は限定を受ける
ものではない。素子分離領域（フィールド領域）にＬＯ
ＣＯＳ膜（素子分離膜）を形成するには、まず、図１に
示すようにｐ型不純物が１×１０15ｃｍ-3程度の低濃度
で一様に含有されているＳｉ基板１上に、６００Å厚の
Ｓｉ０2膜（下部酸化膜）２、２６００Å厚のＳｉＮ膜
３を順次積層し、ＬＯＣＯＳ膜の形成が意図される素子
分離領域Ｆを決定した後、レジストパターン４によりＳ
ｉＮ膜３を除去する。この際、素子分離領域ＦのＳｉＮ
膜３を除去するとともに、素子形成領域（活性領域）Ｋ
にＳｉＮ膜３ａを残存させる（図２参照）。レジストパ
ターン４を除去した後、ＳｉＮ膜３ａを含むＳｉ基板１
上の全面に、公知のＣＶＤ法にて１０００Å厚のＳｉ０
2膜（上部酸化膜）５を積層し、続いて、Ｓｉ基板１上
の素子分離領域Ｆにｐ型不純物であるホウ素（Ｂ）のイ
オンを注入して後工程でチャネルストッパ層を形成する
ために予めイオン注入層１ａを形成する（図３参照）。
この際、イオンの注入量は４×１０13ｃｍ-2である。ま
た、イオン注入時に図８に示すように、上部のＳｉ０2
膜５におけるＳｉＮ膜３ａ側壁の厚みｄの分だけＳｉＮ
膜３ａの端Ｅから内側にイオン注入層１ａのオフセット
領域Ｒを形成でき、図７に示すように拡散層８とチャネ
ルストッパ層７を重ならないようにするために有用であ
る。次に、熱処理を付してフィールド酸化を行ってＳｉ
Ｎ膜３ａ間の素子分離領域ＦにＳｉ０2のフィールド酸
化膜６を形成する（図４参照）。この際、フィールド酸
化は、Ｏ2ガスの雰囲気中で、９００℃の熱処理が付さ
れて行われる。そして、最大厚みＷが０．６μｍで、幅
がＨのフィールド酸化膜６が形成されるとともに、その
直下に、横幅がＸのチャネルストッパ層７が形成され
る。続いて、上部のＳｉ０2膜５及びＳｉＮ膜３ａを順
次除去する（図５参照）。この際、ＨＦクリーンでこれ
らの膜を除去する。従って、図３〜図４にかけて下部の
Ｓｉ０2膜２の内壁にアンダーカットを持つことなくフ
ィールド酸化によってフィールド酸化膜６を形成でき、
図１８に示したフィールド酸化膜３０のフィールドシフ
トの幅Ｓ2より小さいフィールドシフトの幅Ｓ1（Ｓ1＜
Ｓ2）を有するフィールド酸化膜６を形成できる（図９
参照）。なお、Ｓ1は約０．０５μｍであり、Ｓ2は約
０．１μｍである。続いて、Ｓｉ基板１上の素子形成領
域Ｋにｎ型不純物であるヒ素（Ａｓ）のイオンを注入し
て拡散層を形成するためのイオン注入層１ｂを形成する
（図６参照）。この際、イオンの注入量は１×１０15ｃ
ｍ-2である。最後に、通常の工程によりトランジスタを
形成する。なお、図７において符号８は、フィールド酸
化膜６間の素子形成領域Ｋに形成された横幅がＹの拡散
層８である。このように本実施例では、ＬＯＣＯＳ膜６
を形成するに際して、図３に示したように下部のＳｉ０
2膜２及びＳｉＮ膜３ａを含むＳｉ基板１上の全面に予
め上部のＳｉ０2膜５を積層した後イオン注入層１ａを
形成し、フィールド酸化を行うようにしたので、図８に
示すように上部のＳｉ０2膜５の横幅ｄの分だけＳｉＮ
膜３ａの端Ｅから内側に形成することができるととも
に、予め、ＳｉＮ膜３ａ直下を含む少なくとも素子分離
領域Ｆにまたがって下部のＳｉ０2膜２を存在させて素
子分離膜６を形成した後に、ＨＦクリーンで不要な下部
のＳｉ０2膜２やそのＳｉ０2膜２直上のＳｉＮ膜３ａさ
らには上部のＳｉ０2膜５を除去して素子分離部を形成
するようにしたので、上記従来のようにＨＦクリーン工
程でＳｉＮ膜２３直下の第１のＳｉ０2膜２２の内壁２
２ａにアンダーカットが入るおそれもなくなり、フィー
ルド酸化膜６のフィールドシフトを従来より小さくでき
るとともに、イオン注入層１ａの形成時に横幅ｄに相当
する大きさのオフセット領域をサイドウォール形成工程
を必要としないで形成できる。このオフセット領域は拡
散層８とチャネルストッパ層７を重ならないようにする
ために有用である。しかもサイドウォール形成工程のエ
ッチバックによりＳｉ基板の表面にダメージを与えるこ
ともなくなる。
【０００７】
【発明の効果】以上のようにこの発明によれば、 （ａ）予め、残存したＳｉＮ膜直下を含む少なくとも素
子分離領域にまたがって下部酸化膜を存在させて素子分
離膜を形成した後に、ＨＦクリーンで不要な下部酸化膜
や下部酸化膜直上の残存したＳｉＮ膜さらには上部酸化
膜を除去して素子分離部を形成するようにしたので、従
来のようにＨＦクリーン工程でＳｉＮ膜直下の酸化膜
（第１のＳｉ０2膜）の内壁にアンダーカットが入るお
それもなくなり、本発明のように素子分離膜のフィール
ドシフトを従来より小さくできる効果がある。 （ｂ）イオン注入層の形成時に、素子分離領域における
上部酸化膜の横幅ｄに相当する大きさのオフセット領域
をサイドウォール形成工程を必要としないで形成でき
る。従って、このオフセット領域は拡散層とチャネルス
トッパ層を重ならないようにするために有用であり、素
子分離部を含む半導体基板の欠陥を少なくできて高耐圧
化を実現できるとともに、接合リークを抑制できる効果
がある。 （ｃ）しかもサイドウォール形成工程が本発明の素子分
離部形成工程では不要であることから、サイドウォール
形成で用いられるエッチバックにより半導体基板の表面
にダメージを与えることもなくなる。 （ｄ）さらに、少なくとも熱処理前では、素子分離領域
にＳｉＮ膜が存在しないことから、熱処理時のチャネル
ストッパ層を介しての半導体基板へのストレスが少ない
利点を有する。
子分離領域にまたがって下部酸化膜を存在させて素子分
離膜を形成した後に、ＨＦクリーンで不要な下部酸化膜
や下部酸化膜直上の残存したＳｉＮ膜さらには上部酸化
膜を除去して素子分離部を形成するようにしたので、従
来のようにＨＦクリーン工程でＳｉＮ膜直下の酸化膜
（第１のＳｉ０2膜）の内壁にアンダーカットが入るお
それもなくなり、本発明のように素子分離膜のフィール
ドシフトを従来より小さくできる効果がある。 （ｂ）イオン注入層の形成時に、素子分離領域における
上部酸化膜の横幅ｄに相当する大きさのオフセット領域
をサイドウォール形成工程を必要としないで形成でき
る。従って、このオフセット領域は拡散層とチャネルス
トッパ層を重ならないようにするために有用であり、素
子分離部を含む半導体基板の欠陥を少なくできて高耐圧
化を実現できるとともに、接合リークを抑制できる効果
がある。 （ｃ）しかもサイドウォール形成工程が本発明の素子分
離部形成工程では不要であることから、サイドウォール
形成で用いられるエッチバックにより半導体基板の表面
にダメージを与えることもなくなる。 （ｄ）さらに、少なくとも熱処理前では、素子分離領域
にＳｉＮ膜が存在しないことから、熱処理時のチャネル
ストッパ層を介しての半導体基板へのストレスが少ない
利点を有する。
【図１】この発明の一実施例における製造工程の第１ス
テップを示す構成説明図である。
テップを示す構成説明図である。
【図２】上記実施例における製造工程の第２ステップを
示す構成説明図である。
示す構成説明図である。
【図３】上記実施例における製造工程の第３ステップを
示す構成説明図である。
示す構成説明図である。
【図４】上記実施例における製造工程の第４ステップを
示す構成説明図である。
示す構成説明図である。
【図５】上記実施例における製造工程の第５ステップを
示す構成説明図である。
示す構成説明図である。
【図６】上記実施例における製造工程の第６ステップを
示す構成説明図である。
示す構成説明図である。
【図７】上記実施例における製造工程の第７ステップを
示す構成説明図である。
示す構成説明図である。
【図８】図３の要部構成説明図である。
【図９】図５の要部構成説明図である。
【図１０】従来の製造工程の第１ステップを示す構成説
明図である。
明図である。
【図１１】従来の製造工程の第２ステップを示す構成説
明図である。
明図である。
【図１２】従来の製造工程の第３ステップを示す構成説
明図である。
明図である。
【図１３】従来の製造工程の第４ステップを示す構成説
明図である。
明図である。
【図１４】従来の製造工程の第５ステップを示す構成説
明図である。
明図である。
【図１５】従来の製造工程の第６ステップを示す構成説
明図である。
明図である。
【図１６】従来の製造工程の第７ステップを示す構成説
明図である。
明図である。
【図１７】従来の問題点を示す要部構成説明図である。
【図１８】従来の問題点を示す要部構成説明図である。
１ ｐ- 型Ｓｉ基板 １ａ イオン注入層 １ｂ イオン注入層 ２ 下部のＳｉ０2膜（下部酸化膜） ３ ＳｉＮ膜 ３ａ 残存したＳｉＮ膜 ４ レジストパターン ５ 上部のＳｉ０2膜（上部酸化膜） ６ Ｓｉ０2のＬＯＣＯＳ膜（素子分離膜） ７ ｐ−チャネルストッパ層 ８ ｎ+拡散層
Claims (2)
- 【請求項１】 （ｉ）半導体基板上に、下部酸化膜、Ｓ
ｉＮ膜を順次積層し、 （ii）半導体基板上の素子分離膜の形成が意図される素
子分離領域のＳｉＮ膜を除去するとともに、素子形成領
域にはＳｉＮ膜を残存させ、 （iii）その残存したＳｉＮ膜を含む半導体基板上の全
面に上部酸化膜を積層し、続いて、半導体基板上の素子
分離領域に上部酸化膜、下部酸化膜を介して不純物のイ
オンを注入してチャネルストッパ層形成のために予めイ
オン注入層を形成し、 （iv）熱処理を付して上記残存したＳｉＮ膜間の素子分
離領域に素子分離膜を形成することよりなる素子分離方
法。 - 【請求項２】 熱処理でフィールド酸化が行われ、その
熱処理は、上部酸化膜が、少なくとも、半導体基板上の
素子分離領域を覆ったままで半導体基板上に付される請
求項１による素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30053991A JPH05136123A (ja) | 1991-11-15 | 1991-11-15 | 素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30053991A JPH05136123A (ja) | 1991-11-15 | 1991-11-15 | 素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136123A true JPH05136123A (ja) | 1993-06-01 |
Family
ID=17886046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30053991A Pending JPH05136123A (ja) | 1991-11-15 | 1991-11-15 | 素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687367B2 (en) | 2005-02-04 | 2010-03-30 | Yamaha Corporation | Manufacture method for semiconductor device having field oxide film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378168A (en) * | 1976-12-22 | 1978-07-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPH0369137A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 半導体集積回路の製造方法 |
-
1991
- 1991-11-15 JP JP30053991A patent/JPH05136123A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378168A (en) * | 1976-12-22 | 1978-07-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPH0369137A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 半導体集積回路の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687367B2 (en) | 2005-02-04 | 2010-03-30 | Yamaha Corporation | Manufacture method for semiconductor device having field oxide film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| JPS61141151A (ja) | Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH05136123A (ja) | 素子分離方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH1041476A (ja) | 半導体装置の製造方法 | |
| JP2533003B2 (ja) | フィ―ルド酸化膜形成方法 | |
| JP3478497B2 (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JP3313300B2 (ja) | サイドウォールスペーサの形成方法及び半導体装置の製造方法 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| JPH0574928A (ja) | 半導体装置の製造法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPS6322065B2 (ja) | ||
| JPH0547923A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH0461123A (ja) | 半導体装置の素子分離方法 | |
| JPH04269848A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPS63305556A (ja) | 半導体集積回路およびその製造方法 |