JPH05143803A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH05143803A JPH05143803A JP3300440A JP30044091A JPH05143803A JP H05143803 A JPH05143803 A JP H05143803A JP 3300440 A JP3300440 A JP 3300440A JP 30044091 A JP30044091 A JP 30044091A JP H05143803 A JPH05143803 A JP H05143803A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- circuit
- output
- control signals
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】
【目的】メモリーカードにおいて、電源立ち上げ時に、
誤書き込みによるデータ化けを防ぐ。 【構成】コントロール信号のＡＮＤをとる回路と、その
出力をラッチする回路とで構成される。
誤書き込みによるデータ化けを防ぐ。 【構成】コントロール信号のＡＮＤをとる回路と、その
出力をラッチする回路とで構成される。
Description
【０００１】
【産業上の利用分野】半導体記憶装置を有するメモリー
カードに関する。
カードに関する。
【０００２】
【従来の技術】従来のメモリーカードは、電源電圧検出
ＩＣの出力でメモリーカード内部をアクセス可能として
いた。
ＩＣの出力でメモリーカード内部をアクセス可能として
いた。
【０００３】
【発明が解決しようとする課題】従来のメモリーカード
では、電源電圧が電源電圧検出ＩＣの検出電圧より高く
なり、メモリーカード内部をアクセス可能としたとき
に、コントロール信号が充分安定していない場合、誤書
き込みしてしまい、メモリーカード内のデータが変わっ
てしまうという課題があった。
では、電源電圧が電源電圧検出ＩＣの検出電圧より高く
なり、メモリーカード内部をアクセス可能としたとき
に、コントロール信号が充分安定していない場合、誤書
き込みしてしまい、メモリーカード内のデータが変わっ
てしまうという課題があった。
【０００４】
【課題を解決するための手段】コントロール信号のＡＮ
Ｄをとる回路と、その出力をラッチする回路とを有す
る。
Ｄをとる回路と、その出力をラッチする回路とを有す
る。
【０００５】
【作用】コントロール信号のアウトプットイネイブル
（以下ＯＥという）・ライトイネイブル（以下ＷＥとい
う）・カードイネイブル（以下ＣＥという）のＡＮＤを
とり、その出力をラッチする。ＯＥ・ＷＥ・ＣＥ・の各
コントロール信号がすべて非アクティブ状態のＨＩＧＨ
レベルになったときに、ＡＮＤ回路の出力はＨＩＧＨレ
ベルとなる。このＡＮＤ回路の出力がＨＩＧＨレベルに
なる立ち上がりで、ラッチ回路をラッチし、その出力で
メモリーカード内部をアクセス可能とする。
（以下ＯＥという）・ライトイネイブル（以下ＷＥとい
う）・カードイネイブル（以下ＣＥという）のＡＮＤを
とり、その出力をラッチする。ＯＥ・ＷＥ・ＣＥ・の各
コントロール信号がすべて非アクティブ状態のＨＩＧＨ
レベルになったときに、ＡＮＤ回路の出力はＨＩＧＨレ
ベルとなる。このＡＮＤ回路の出力がＨＩＧＨレベルに
なる立ち上がりで、ラッチ回路をラッチし、その出力で
メモリーカード内部をアクセス可能とする。
【０００６】
【実施例】図１は本発明の１実施例であって、１はＯ
Ｅ、２はＷＥ、３はＣＥ、４はＡＮＤ回路、５はラッチ
回路、６はメモリーカード内部をアクセス可能とする信
号である。メモリーカードに外部から電源が加わり、コ
ントロール信号のＯＥ・ＷＥ・ＣＥは非アクティブ状態
のＨＩＧＨレベルになる。ＯＥ・ＷＥ・ＣＥの全てがＨ
ＩＧＨレベルになったときにはじめてＡＮＤ回路の出力
がＨＩＧＨレベルとなり、この立ち上がりで、ラッチ回
路をラッチする。このラッチ回路の出力でメモリーカー
ド内部をアクセス可能にする。すなわち、コントロール
信号ＯＥ・ＷＥ・ＣＥが一度全て非アクティブ状態にな
ってから、メモリーカードがアクセス可能となる。これ
により、コントロール信号ＯＥ・ＷＥ・ＣＥが安定し、
全て非アクティブ状態になった後に、メモリーカードが
アクセス可能となるため、メモリーカードの誤書き込み
を防ぐことができる。
Ｅ、２はＷＥ、３はＣＥ、４はＡＮＤ回路、５はラッチ
回路、６はメモリーカード内部をアクセス可能とする信
号である。メモリーカードに外部から電源が加わり、コ
ントロール信号のＯＥ・ＷＥ・ＣＥは非アクティブ状態
のＨＩＧＨレベルになる。ＯＥ・ＷＥ・ＣＥの全てがＨ
ＩＧＨレベルになったときにはじめてＡＮＤ回路の出力
がＨＩＧＨレベルとなり、この立ち上がりで、ラッチ回
路をラッチする。このラッチ回路の出力でメモリーカー
ド内部をアクセス可能にする。すなわち、コントロール
信号ＯＥ・ＷＥ・ＣＥが一度全て非アクティブ状態にな
ってから、メモリーカードがアクセス可能となる。これ
により、コントロール信号ＯＥ・ＷＥ・ＣＥが安定し、
全て非アクティブ状態になった後に、メモリーカードが
アクセス可能となるため、メモリーカードの誤書き込み
を防ぐことができる。
【０００７】また、電源電圧が外部から供給されたとき
に、ノイズ等がはいり、電源電圧検出ＩＣがメモリーカ
ード内部をアクセス可能とする信号を出してしまうこと
が従来のメモリーカードでは起こる可能性があるが、本
発明では、この実施例のように、コントロール信号ＯＥ
・ＷＥ・ＣＥの３信号のＡＮＤをとっているので、確実
に全てが安定した後、メモリーカードをアクセス可能と
しているため、誤書き込みによるデータ化けを確実に防
ぐことができる。
に、ノイズ等がはいり、電源電圧検出ＩＣがメモリーカ
ード内部をアクセス可能とする信号を出してしまうこと
が従来のメモリーカードでは起こる可能性があるが、本
発明では、この実施例のように、コントロール信号ＯＥ
・ＷＥ・ＣＥの３信号のＡＮＤをとっているので、確実
に全てが安定した後、メモリーカードをアクセス可能と
しているため、誤書き込みによるデータ化けを確実に防
ぐことができる。
【０００８】このように、ノイズ等に対してメモリーカ
ード内部のデータを保護することができる。
ード内部のデータを保護することができる。
【０００９】
【発明の効果】コントロール信号のＡＮＤをとる回路
と、その出力をラッチする回路とを有することにより、
コントロール信号が全て安定してからメモリーカードが
アクセス可能となるため、誤書き込みによるデータ化け
を確実に防ぐことができるという効果がある。
と、その出力をラッチする回路とを有することにより、
コントロール信号が全て安定してからメモリーカードが
アクセス可能となるため、誤書き込みによるデータ化け
を確実に防ぐことができるという効果がある。
【図１】本発明の１実施例のブロック図。
【図２】従来のブロック図。
１ アウトプットイネイブル信号（ＯＥ） ２ ライトイネイブル信号（ＷＥ） ３ カードイネイブル信号（ＣＥ） ４ ＡＮＤ回路 ５ ラッチ回路 ６ メモリーカード内部をアクセス可能とする信号 ７ 電源 ８ 電源電圧検出ＩＣ
Claims (1)
- 【請求項１】 コントロール信号のＡＮＤをとる回路
と、その出力をラッチする回路とを有することを特徴と
するメモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300440A JPH05143803A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300440A JPH05143803A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143803A true JPH05143803A (ja) | 1993-06-11 |
Family
ID=17884827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300440A Pending JPH05143803A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143803A (ja) |
-
1991
- 1991-11-15 JP JP3300440A patent/JPH05143803A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0159677B2 (ja) | ||
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| EP0766251A3 (en) | Semiconducteur memory device having extended margin in latching input signal | |
| JPH05143803A (ja) | メモリーカード | |
| JPH05143804A (ja) | メモリーカード | |
| US6839857B2 (en) | Interrupt controller in an interface device or information processing system | |
| US20040052103A1 (en) | Volatile memory cell reconfigured as a non-volatile memory cell | |
| JPH08249095A (ja) | データ転送システムのバス制御装置 | |
| JPH1173764A (ja) | Ｄ−ｒａｍの種別判定方法 | |
| JPS63240615A (ja) | インタ−フエイス回路 | |
| US20060242364A1 (en) | Semiconductor storage device and cache memory | |
| JP3176144B2 (ja) | 同期型スタチックメモリ | |
| JPS61156596A (ja) | 半導体記憶装置 | |
| JPH09128333A (ja) | 半導体集積回路 | |
| JPH0529898Y2 (ja) | ||
| JP2854610B2 (ja) | 携帯可能電子装置 | |
| JPH05258573A (ja) | 半導体記憶装置 | |
| KR0165329B1 (ko) | 스마트카드용 반도체 칩의 클럭입력단 회로 | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPH08292915A (ja) | 不揮発性メモリ内蔵の集積回路装置 | |
| KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| KR920005294B1 (ko) | 듀얼포트 메모리 소자의 칩인에이블신호 제어회로 | |
| JPH0431991A (ja) | メモリカード | |
| JPH05289945A (ja) | Ｉｃメモリカード挿抜認識方式 |