JPH05143804A - メモリーカード - Google Patents

メモリーカード

Info

Publication number
JPH05143804A
JPH05143804A JP3300441A JP30044191A JPH05143804A JP H05143804 A JPH05143804 A JP H05143804A JP 3300441 A JP3300441 A JP 3300441A JP 30044191 A JP30044191 A JP 30044191A JP H05143804 A JPH05143804 A JP H05143804A
Authority
JP
Japan
Prior art keywords
output
memory card
power supply
supply voltage
voltage detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3300441A
Other languages
English (en)
Inventor
Yoshito Kawaguchi
善人 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3300441A priority Critical patent/JPH05143804A/ja
Publication of JPH05143804A publication Critical patent/JPH05143804A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】メモリーカードにおいて、電源立ち上げ時に、
誤書き込みによるデータ化けを防ぐ。 【構成】コントロール信号及び電源電圧検出ＩＣの出力
信号とのＡＮＤをとる回路と、その出力をラッチする回
路とで構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】半導体記憶装置を有するメモリー
カードに関する。
【０００２】
【従来の技術】従来のメモリーカードは、電源電圧検出
ＩＣの出力でメモリーカード内部をアクセス可能として
いた。
【０００３】
【発明が解決しようとする課題】従来のメモリーカード
では、電源電圧が電源電圧検出ＩＣの検出電圧より高く
なり、メモリーカード内部をアクセス可能としたとき
に、コントロール信号が充分安定していない場合、誤書
き込みしてしまい、メモリーカード内のデータが変わっ
てしまうという課題があった。
【０００４】
【課題を解決するための手段】コントロール信号と電源
電圧検出ＩＣの出力とのＡＮＤをとる回路と、その出力
をラッチする回路とを有する。
【０００５】
【作用】コントロール信号のアウトプットイネイブル
（以下ＯＥという）・ライトイネイブル（以下ＷＥとい
う）・カードイネイブル（以下ＣＥという）と、電源電
圧検出ＩＣの出力とのＡＮＤをとり、その出力をラッチ
する。ＯＥ・ＷＥ・ＣＥ・の各コントロール信号がすべ
て非アクティブ状態のＨＩＧＨレベルになり、電源電圧
検出ＩＣの出力がＨＩＧＨレベルになったときに、ＡＮ
Ｄ回路の出力はＨＩＧＨレベルとなる。このＡＮＤ回路
の出力がＨＩＧＨレベルになる立ち上がりで、ラッチ回
路をラッチし、その出力でメモリーカード内部をアクセ
ス可能とする。
【０００６】
【実施例】図１は本発明の１実施例であって、１はＯ
Ｅ、２はＷＥ、３はＣＥ、４は電源、５は電源電圧検出
ＩＣ、６は電源電圧検出ＩＣの出力信号、７はＡＮＤ回
路、８はラッチ回路、９はメモリーカード内部をアクセ
ス可能とする信号である。メモリーカードに外部から電
源が加わり、コントロール信号のＯＥ・ＷＥ・ＣＥは非
アクティブ状態のＨＩＧＨレベルになる。また、電源電
圧検出ＩＣは電源が検出電圧より高くなると電源電圧検
出ＩＣの出力信号をＨＩＧＨレベルにする。ＯＥ・ＷＥ
・ＣＥ及び電源電圧検出ＩＣの出力信号の全てがＨＩＧ
ＨレベルになったときにはじめてＡＮＤ回路の出力がＨ
ＩＧＨレベルとなり、このＡＮＤ回路の出力の立ち上が
りで、ラッチ回路をラッチする。このラッチ回路の出力
でメモリーカード内部をアクセス可能にする。すなわ
ち、コントロール信号ＯＥ・ＷＥ・ＣＥが一度全て非ア
クティブ状態になり、かつ電源電圧検出ＩＣの出力がＨ
ＩＧＨレベルになってから、メモリーカードがアクセス
可能となる。これにより、コントロール信号ＯＥ・ＷＥ
・ＣＥが安定し、全て非アクティブ状態になり、かつ電
源電圧検出ＩＣの出力がアクティブ状態になった後に、
メモリーカードがアクセス可能となるため、メモリーカ
ードの誤書き込みを防ぐことができる。
【０００７】また、電源電圧が外部から供給されたとき
に、ノイズ等がはいり、電源電圧検出ＩＣがメモリーカ
ード内部をアクセス可能とする信号を出してしまうこと
が従来のメモリーカードでは起こる可能性があるが、本
発明では、この実施例のように、コントロール信号ＯＥ
・ＷＥ・ＣＥ及び電源電圧検出ＩＣの出力信号の４信号
のＡＮＤをとっているので、確実に全てが安定した後、
メモリーカードをアクセス可能としているため、誤書き
込みによるデータ化けを確実に防ぐことができる。
【０００８】このように、ノイズ等に対してメモリーカ
ード内部のデータを保護することができる。
【０００９】
【発明の効果】コントロール信号及び電源電圧検出ＩＣ
の出力とのＡＮＤをとる回路と、その出力をラッチする
回路とを有することにより、コントロール信号及び電源
電圧検出ＩＣの出力が全て安定してからメモリーカード
がアクセス可能となるため、誤書き込みによるデータ化
けを確実に防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の１実施例のブロック図。
【図２】従来のブロック図。
【符号の説明】
１ アウトプットイネイブル信号（ＯＥ） ２ ライトイネイブル信号（ＷＥ） ３ カードイネイブル信号（ＣＥ） ４ 電源 ５ 電源電圧検出ＩＣ ６ 電源電圧検出ＩＣの出力信号 ７ ＡＮＤ回路 ８ ラッチ回路 ９ メモリーカード内部をアクセス可能とする信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 コントロール信号と電源電圧検出ＩＣの
    出力とのＡＮＤをとる回路と、その出力をラッチする回
    路とを有することを特徴とするメモリーカード。
JP3300441A 1991-11-15 1991-11-15 メモリーカード Pending JPH05143804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3300441A JPH05143804A (ja) 1991-11-15 1991-11-15 メモリーカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3300441A JPH05143804A (ja) 1991-11-15 1991-11-15 メモリーカード

Publications (1)

Publication Number Publication Date
JPH05143804A true JPH05143804A (ja) 1993-06-11

Family

ID=17884839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3300441A Pending JPH05143804A (ja) 1991-11-15 1991-11-15 メモリーカード

Country Status (1)

Country Link
JP (1) JPH05143804A (ja)

Similar Documents

Publication Publication Date Title
US7180797B2 (en) Reduced power registered memory module and method
CA1087753A (en) Computer memory interface apparatus
US5440511A (en) Semiconductor memory device
US6538473B2 (en) High speed digital signal buffer and method
JPH0159677B2 (ja)
KR920005168A (ko) 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리
US6091646A (en) Method and apparatus for coupling data from a memory device using a single ended read data path
EP0766251A3 (en) Semiconducteur memory device having extended margin in latching input signal
US6987822B2 (en) Circuit and method for reducing noise interference in digital differential input receivers
JPH05143804A (ja) メモリーカード
EP0899741B1 (en) Burst mode type semiconductor memory device
JPH05143803A (ja) メモリーカード
US6839857B2 (en) Interrupt controller in an interface device or information processing system
US20060242364A1 (en) Semiconductor storage device and cache memory
JPH09128333A (ja) 半導体集積回路
JP2965002B2 (ja) 半導体記憶装置
JPS61156596A (ja) 半導体記憶装置
JPH0529898Y2 (ja)
JPH05258573A (ja) 半導体記憶装置
JP2567839B2 (ja) 半導体記憶装置
JP3487116B2 (ja) 半導体装置、及びこれを具備する電子機器
JP2960314B2 (ja) 半導体集積回路
JPH04105298A (ja) 半導体メモリ集積回路
JPS63291290A (ja) チップイネ−ブル回路
JPH05289945A (ja) Ｉｃメモリカード挿抜認識方式