JPH05143805A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH05143805A JPH05143805A JP3300442A JP30044291A JPH05143805A JP H05143805 A JPH05143805 A JP H05143805A JP 3300442 A JP3300442 A JP 3300442A JP 30044291 A JP30044291 A JP 30044291A JP H05143805 A JPH05143805 A JP H05143805A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- output
- resistor
- pull
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 メモリーカードの制御信号線７を出力オフ状
態を有する半導体素子９の出力と、プルアップ抵抗８に
より接続する。 【効果】メモリーカードの制御信号線とプルアップ抵抗
で接続する高電位を、出力オフ状態を有する半導体素子
の出力とする事により、外部電源の消費電流を減少でき
る。
態を有する半導体素子９の出力と、プルアップ抵抗８に
より接続する。 【効果】メモリーカードの制御信号線とプルアップ抵抗
で接続する高電位を、出力オフ状態を有する半導体素子
の出力とする事により、外部電源の消費電流を減少でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、メモリーカードにおけ
る制御信号線を高電位と接続するプルアップ抵抗の接続
方法に関する。
る制御信号線を高電位と接続するプルアップ抵抗の接続
方法に関する。
【０００２】
【従来の技術】従来の少なくともＲＡＭと電池と、電池
電圧とメモリーカード外部から供給される電源を切り換
える素子と、メモリーを制御する素子と、メモリーの制
御信号線を高電圧と接続するプルアップ抵抗により構成
されるメモリーカードのブロック図は、図２である。
電圧とメモリーカード外部から供給される電源を切り換
える素子と、メモリーを制御する素子と、メモリーの制
御信号線を高電圧と接続するプルアップ抵抗により構成
されるメモリーカードのブロック図は、図２である。
【０００３】従来のメモリーカードでは、図２に示す様
に、メモリーカード外部から供給される電源21（以下、
外部電源21と略す）がメモリーカードの制御信号線（以
下、メモリーカード制御信号線27と略す）を高電圧と接
続するプルアップ抵抗28と接続されていた。
に、メモリーカード外部から供給される電源21（以下、
外部電源21と略す）がメモリーカードの制御信号線（以
下、メモリーカード制御信号線27と略す）を高電圧と接
続するプルアップ抵抗28と接続されていた。
【０００４】従来のメモリーカードでは、カード制御信
号線27が外部電源21に直接プルアップされているので、
カード制御信号線27に、Ｌレベルの信号が印可されてい
る時は、プルアップ抵抗28に電流が流れてしまい、外部
電源の消費電流が増大してしまう。
号線27が外部電源21に直接プルアップされているので、
カード制御信号線27に、Ｌレベルの信号が印可されてい
る時は、プルアップ抵抗28に電流が流れてしまい、外部
電源の消費電流が増大してしまう。
【０００５】
【発明が解決しようとする課題】上記従来技術では、カ
ード制御信号線27が外部電源21に直接プルアップされて
いるので、カード制御信号線27に、Ｌレベルの信号が印
可されている時は、プルアップ抵抗28に電流が流れてし
まい、外部電源の消費電流が増大してしまうという問題
点があった。
ード制御信号線27が外部電源21に直接プルアップされて
いるので、カード制御信号線27に、Ｌレベルの信号が印
可されている時は、プルアップ抵抗28に電流が流れてし
まい、外部電源の消費電流が増大してしまうという問題
点があった。
【０００６】本発明は、上記の課題を解決すべくなされ
たもので、その目的とするところは、メモリーカードの
プルアップ抵抗と接地する高電位を、出力オフ状態を有
する半導体素子の出力とすることにより、プルアップ抵
抗を無効とすることができる。従って、プルアップ抵抗
を制御し、外部電源尾消費電流を減少させることを目的
とするものである。
たもので、その目的とするところは、メモリーカードの
プルアップ抵抗と接地する高電位を、出力オフ状態を有
する半導体素子の出力とすることにより、プルアップ抵
抗を無効とすることができる。従って、プルアップ抵抗
を制御し、外部電源尾消費電流を減少させることを目的
とするものである。
【０００７】
【課題を解決するための手段】本発明に係るメモリーカ
ードは、メモリーカードの制御信号線にプルアップ抵抗
を介して接続している高電位を、出力オフ状態を有する
半導体素子の出力とする事により、プルアップ抵抗を無
効とすることができる。
ードは、メモリーカードの制御信号線にプルアップ抵抗
を介して接続している高電位を、出力オフ状態を有する
半導体素子の出力とする事により、プルアップ抵抗を無
効とすることができる。
【０００８】従ってプルアップ抵抗を制御し、外部電源
の消費電流を減少させることを提供するものである。
の消費電流を減少させることを提供するものである。
【０００９】
【実施例】図１は、本発明の実施例を示す、メモリーカ
ードのブロック図である。
ードのブロック図である。
【００１０】図１において、メモリーカード外部から供
給されている電源１（以下、外部電源１と略す）と電池
２は、電池電圧とメモリーカード外部から供給される電
圧を切り換えられる素子３（以下、電源切り換え素子３
と略す）に入力される。
給されている電源１（以下、外部電源１と略す）と電池
２は、電池電圧とメモリーカード外部から供給される電
圧を切り換えられる素子３（以下、電源切り換え素子３
と略す）に入力される。
【００１１】内部電源６は、メモリーを制御する素子４
（以下、メモリー制御素子６と略す）と、ＲＡＭ５の電
源である。電源切り換え素子３は、外部電源１が印可さ
れている時は外部電源電圧として出力し、外部電源１が
印可されていないときは電池電圧を出力する。
（以下、メモリー制御素子６と略す）と、ＲＡＭ５の電
源である。電源切り換え素子３は、外部電源１が印可さ
れている時は外部電源電圧として出力し、外部電源１が
印可されていないときは電池電圧を出力する。
【００１２】メモリーカードの制御信号線７（以下、カ
ード制御信号線７と略す）は、プルアップ抵抗８を介し
て、出力オフ状態を有する半導体素子９（以下、トライ
ステート素子９と略す）と接続されている。出力制御線
10は、トライステート素子９をを制御するためのもので
あり、出力制御線10の状態により、トライステート素子
９は、高電圧レベル出力と出力オフ状態の２状態をとる
ことができる。
ード制御信号線７と略す）は、プルアップ抵抗８を介し
て、出力オフ状態を有する半導体素子９（以下、トライ
ステート素子９と略す）と接続されている。出力制御線
10は、トライステート素子９をを制御するためのもので
あり、出力制御線10の状態により、トライステート素子
９は、高電圧レベル出力と出力オフ状態の２状態をとる
ことができる。
【００１３】一般に、半導体素子の入力線をオープンに
することはできず、必ず入力線に高電圧レベルとまたは
低電圧レベルの電位を印可する必要がある。
することはできず、必ず入力線に高電圧レベルとまたは
低電圧レベルの電位を印可する必要がある。
【００１４】カード制御信号線７に外部から信号が加え
られている場合は、カード制御信号線７の電位レベルは
固定されており、プルアップ抵抗８によるメモリーカー
ド制御信号線７の電位レベル固定は、不要である。この
時、出力制御線10により、トライステート素子９の出力
を、出力オフ状態にする。これにより、外部電源の消費
電流を減少させることができる。また、カード制御信号
線７に外部から信号が加えられていない場合は、プルア
ップ抵抗８によりカード制御信号線７の電位レベルを固
定する必要がある。この時、出力制御線10により、トラ
イステート素子９の出力を高電圧レベル出力とする。
られている場合は、カード制御信号線７の電位レベルは
固定されており、プルアップ抵抗８によるメモリーカー
ド制御信号線７の電位レベル固定は、不要である。この
時、出力制御線10により、トライステート素子９の出力
を、出力オフ状態にする。これにより、外部電源の消費
電流を減少させることができる。また、カード制御信号
線７に外部から信号が加えられていない場合は、プルア
ップ抵抗８によりカード制御信号線７の電位レベルを固
定する必要がある。この時、出力制御線10により、トラ
イステート素子９の出力を高電圧レベル出力とする。
【００１５】これにより、カード制御信号線７に外部か
ら信号が加えられていない場合でも、メモリー制御素子
６の入力線がオープンになることはなく、メモリー制御
素子６の誤動作を防止することができる。
ら信号が加えられていない場合でも、メモリー制御素子
６の入力線がオープンになることはなく、メモリー制御
素子６の誤動作を防止することができる。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
は，少なくともＲＡＭと電池と、電池電圧とメモリーカ
ード外部から供給される電源を切り換える素子と、メモ
リーを制御する素子と、メモリーカードの制御信号線を
高電位と接続するプルアップ抵抗により構成されるメモ
リーカードにおいて、前記プルアップ抵抗の接続する高
電位を、出力オフ状態を有する半導体素子の出力とする
ことにより、プルアップ抵抗が有効な状態と無効な状態
を作り出すことができる。
は，少なくともＲＡＭと電池と、電池電圧とメモリーカ
ード外部から供給される電源を切り換える素子と、メモ
リーを制御する素子と、メモリーカードの制御信号線を
高電位と接続するプルアップ抵抗により構成されるメモ
リーカードにおいて、前記プルアップ抵抗の接続する高
電位を、出力オフ状態を有する半導体素子の出力とする
ことにより、プルアップ抵抗が有効な状態と無効な状態
を作り出すことができる。
【００１７】従って、プルアップ抵抗を制御し、メモリ
ーカード外部電源の消費電流を減少することができると
いう効果がある。
ーカード外部電源の消費電流を減少することができると
いう効果がある。
【図１】本発明の実施例を示すメモリーカードのブロッ
ク図である。
ク図である。
【図２】従来のメモリーカードのブロック図である。
１ メモリーカード外部から供給される電源 ２ 電池 ３ 電池電圧とメモリーカード外部から供給される電圧
を切り換える素子 ４ メモリーを制御する素子 ５ ＲＡＭ ６ 内部電源 ７ メモリーカードの制御信号線 ８ プルアップ抵抗 ９ 出力オフ状態を有する半導体素子 10 出力制御線 21 メモリーカード外部から供給される電源 22 電池 23 電池電圧とメモリーカード外部から供給される電圧
を切り換える素子 24 メモリーを制御する素子 25 ＲＡＭ 26 内部電源 27 メモリーカードの制御信号線 28 プルアップ抵抗
を切り換える素子 ４ メモリーを制御する素子 ５ ＲＡＭ ６ 内部電源 ７ メモリーカードの制御信号線 ８ プルアップ抵抗 ９ 出力オフ状態を有する半導体素子 10 出力制御線 21 メモリーカード外部から供給される電源 22 電池 23 電池電圧とメモリーカード外部から供給される電圧
を切り換える素子 24 メモリーを制御する素子 25 ＲＡＭ 26 内部電源 27 メモリーカードの制御信号線 28 プルアップ抵抗
Claims (1)
- 【請求項１】 少なくともＲＡＭと電池と、電池電圧と
メモリーカード外部から供給される電源を切り換える素
子と、メモリーを制御する素子と、メモリーカードの制
御信号線を高電位と接続するプルアップ抵抗により構成
されるメモリーカードにおいて、前記プルアップ抵抗の
接続する高電位を、出力オフ状態を有する半導体素子の
出力とすることを特徴とするメモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300442A JPH05143805A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300442A JPH05143805A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143805A true JPH05143805A (ja) | 1993-06-11 |
Family
ID=17884852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300442A Pending JPH05143805A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143805A (ja) |
-
1991
- 1991-11-15 JP JP3300442A patent/JPH05143805A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| JPH05143805A (ja) | メモリーカード | |
| KR970003227A (ko) | 데이타버스 구동회로 | |
| JP2665754B2 (ja) | 増幅回路 | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| JPH0538138A (ja) | 車載用電子制御装置の電源装置 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| JPH09319835A (ja) | Ｉｃカード | |
| JPH03175730A (ja) | 出力バツフア | |
| JPH05143806A (ja) | メモリーカード | |
| JP2690788B2 (ja) | 半導体装置 | |
| JPH06132804A (ja) | 半導体集積回路 | |
| JPH0653810A (ja) | 半導体集積回路 | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 | |
| JPH05135565A (ja) | メモリーカード | |
| JPS62247403A (ja) | 電子制御装置 | |
| JPH02156722A (ja) | 電子回路 | |
| JPS63161719A (ja) | ラツチ回路 | |
| JPH0821838B2 (ja) | 入出力回路 | |
| JPH02214220A (ja) | 半導体装置 | |
| JPS59123129A (ja) | リレ−ドライブ回路 | |
| JPS63156422A (ja) | 双方向入出力回路 | |
| JPH0574133A (ja) | メモリーカード | |
| JPH05135564A (ja) | メモリーカード |