JPH05152743A - スルーホール形成方法 - Google Patents
スルーホール形成方法Info
- Publication number
- JPH05152743A JPH05152743A JP33800991A JP33800991A JPH05152743A JP H05152743 A JPH05152743 A JP H05152743A JP 33800991 A JP33800991 A JP 33800991A JP 33800991 A JP33800991 A JP 33800991A JP H05152743 A JPH05152743 A JP H05152743A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic substrate
- thick film
- paste
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000000919 ceramic Substances 0.000 claims abstract description 60
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000000843 powder Substances 0.000 claims abstract description 8
- 238000001035 drying Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目 的】 貫通孔に形成する導電膜をセラミック基板
に高い信頼性をもって接着させる。 【構 成】 第１工程では、セラミック基板上にアルミ
ナ成分と当該成分と共にフリット層を形成する無機成分
とが混在する厚膜ペースト、あるいは上記無機成分を含
むＡｇＰｄ系導体ペーストを貫通孔の穿設する位置に塗
布する。第２工程では、前記厚膜ペーストあるいはＡｇ
Ｐｄ系導体ペーストが塗布されているスルーホールを形
成する領域内にレーザ照射手段によってレーザを照射す
る。第３工程では、前記厚膜ペーストに用いた成分と同
じ無機成分と導体粉末とを含有する導体ペースト、ある
いはＡｇＰｄ系で前記と同じく無機成分を含む導体ペー
ストが貫通孔の近傍および内壁に塗布される。第４工程
では、前記貫通孔の近傍および内壁に塗布された導体ペ
ーストがセラミック基板に焼き付けられる。
に高い信頼性をもって接着させる。 【構 成】 第１工程では、セラミック基板上にアルミ
ナ成分と当該成分と共にフリット層を形成する無機成分
とが混在する厚膜ペースト、あるいは上記無機成分を含
むＡｇＰｄ系導体ペーストを貫通孔の穿設する位置に塗
布する。第２工程では、前記厚膜ペーストあるいはＡｇ
Ｐｄ系導体ペーストが塗布されているスルーホールを形
成する領域内にレーザ照射手段によってレーザを照射す
る。第３工程では、前記厚膜ペーストに用いた成分と同
じ無機成分と導体粉末とを含有する導体ペースト、ある
いはＡｇＰｄ系で前記と同じく無機成分を含む導体ペー
ストが貫通孔の近傍および内壁に塗布される。第４工程
では、前記貫通孔の近傍および内壁に塗布された導体ペ
ーストがセラミック基板に焼き付けられる。
Description
【０００１】
【産業上の利用分野】本発明は、多層印刷配線板あるい
は混成集積回路装置等を構成する基板に必要なスルーホ
ールの形成方法に関するものである。
は混成集積回路装置等を構成する基板に必要なスルーホ
ールの形成方法に関するものである。
【０００２】
【従来の技術】多層印刷配線板あるいは混成集積回路装
置等を構成する基板は、その表裏面上に形成された回路
を互いに連結するためにスルーホールが形成される。ス
ルーホールの製造方法は、先ず、基板上に貫通孔を穿設
し、その後、貫通孔付近および貫通孔の内壁に連続的な
導体膜を形成する。スルーホール形成方法には、導体膜
の形成方法によって、厚膜法とメッキ法とがある。しか
し、基板がセラミック基板である場合のスルーホール形
成方法は、スルーホールを形成する際に、低コストな厚
膜法が多く用いられる。
置等を構成する基板は、その表裏面上に形成された回路
を互いに連結するためにスルーホールが形成される。ス
ルーホールの製造方法は、先ず、基板上に貫通孔を穿設
し、その後、貫通孔付近および貫通孔の内壁に連続的な
導体膜を形成する。スルーホール形成方法には、導体膜
の形成方法によって、厚膜法とメッキ法とがある。しか
し、基板がセラミック基板である場合のスルーホール形
成方法は、スルーホールを形成する際に、低コストな厚
膜法が多く用いられる。
【０００３】以下、厚膜法による代表的なスルーホール
形成方法を説明する。図３（イ）は従来例におけるセラ
ミック基板に貫通孔を形成する方法の説明図である。
（ロ）は（イ）に示す方法によって貫通孔を穿設する以
前のセラミック基板の表面を説明するための図である。
（ハ）は（イ）に示す方法によって貫通孔を穿設した後
のセラミック基板の表面を説明するための図である。図
４は貫通孔内に導電膜を形成する方法の説明図である。
図５は厚膜ペーストを貫通孔内に塗布する方法の説明図
である。図３（イ）において、セラミック基板３１は、
たとえばアルミナ（Ａｌ2 Ｏ3 ）からなる。また、レー
ザ発振装置３２は、レーザ３３を発生し、このレーザ３
３を貫通孔４３の穿設位置に向かって照射する。レーザ
発振装置３２から照射するレーザ３３には、イットリウ
ム─アルミニウム─ガーネットレーザ、あるいは炭酸ガ
スレーザ等の高出力のものがある。セラミック基板３１
は、このレーザ３３によって貫通孔４３が穿設される。
形成方法を説明する。図３（イ）は従来例におけるセラ
ミック基板に貫通孔を形成する方法の説明図である。
（ロ）は（イ）に示す方法によって貫通孔を穿設する以
前のセラミック基板の表面を説明するための図である。
（ハ）は（イ）に示す方法によって貫通孔を穿設した後
のセラミック基板の表面を説明するための図である。図
４は貫通孔内に導電膜を形成する方法の説明図である。
図５は厚膜ペーストを貫通孔内に塗布する方法の説明図
である。図３（イ）において、セラミック基板３１は、
たとえばアルミナ（Ａｌ2 Ｏ3 ）からなる。また、レー
ザ発振装置３２は、レーザ３３を発生し、このレーザ３
３を貫通孔４３の穿設位置に向かって照射する。レーザ
発振装置３２から照射するレーザ３３には、イットリウ
ム─アルミニウム─ガーネットレーザ、あるいは炭酸ガ
スレーザ等の高出力のものがある。セラミック基板３１
は、このレーザ３３によって貫通孔４３が穿設される。
【０００４】しかる後、図４に示すように、貫通孔４３
が穿設されているセラミック基板４１は、その裏面に真
空ポンプ４２が取り付けられる。すなわち、貫通孔４３
が形成されているセラミック基板４１は、当該貫通孔４
３と対応する位置に開口４４が形成されているプレート
基板４５上に載置される。そして、上記セラミック基板
４１に形成されている貫通孔４３とプレート基板４５に
形成されている開口４４とが一致するように合わされ
る。その後、前記開口４４を有するプレート基板４５
は、チャンバー４６に接続され、真空ポンプ４２によっ
て空気が吸引される。一方、厚膜ペースト４７は、セラ
ミック基板４１上のスクリーン４８を通して前記真空ポ
ンプ４２から空気と共に吸引されるのと同時に、スキー
ジ４９の移動によって、貫通孔４３内に塗布される。そ
して、塗布された厚膜ペースト４７は、乾燥させた後、
焼成されてスルーホールが完成する。
が穿設されているセラミック基板４１は、その裏面に真
空ポンプ４２が取り付けられる。すなわち、貫通孔４３
が形成されているセラミック基板４１は、当該貫通孔４
３と対応する位置に開口４４が形成されているプレート
基板４５上に載置される。そして、上記セラミック基板
４１に形成されている貫通孔４３とプレート基板４５に
形成されている開口４４とが一致するように合わされ
る。その後、前記開口４４を有するプレート基板４５
は、チャンバー４６に接続され、真空ポンプ４２によっ
て空気が吸引される。一方、厚膜ペースト４７は、セラ
ミック基板４１上のスクリーン４８を通して前記真空ポ
ンプ４２から空気と共に吸引されるのと同時に、スキー
ジ４９の移動によって、貫通孔４３内に塗布される。そ
して、塗布された厚膜ペースト４７は、乾燥させた後、
焼成されてスルーホールが完成する。
【０００５】
【発明が解決しようとする課題】しかし、上記のような
レーザ３３によってセラミック基板３１に貫通孔４３を
穿設する方法は、貫通孔４３の穿設に際し、レーザ３３
の２０００ないし３０００度Ｃという高熱でセラミック
基板３１が瞬時に昇華し、レーザ加工前のセラミック基
板３１の表面が図３（ロ）に示すように微細な凹凸面３
１１から図３（ハ）に示すように平滑な表面３１２に変
わる。このように表面が平滑なセラミック基板３１上に
導体ペーストを形成した後に乾燥・焼成を行うと、セラ
ミック基板３１と導体膜との密着性が弱く、信頼性に問
題を有した。また、上記のようにセラミック基板３１と
導体膜との密着性が悪い場合に、スルーホールにはんだ
付けが行なわれると、はんだは導電膜内に浸透し導電膜
とセラミック基板との接着性を悪くする。したがって、
この部分の導電膜は、はんだ付けの際にたとえば、剥離
等が生じ易く信頼性に問題を有した。
レーザ３３によってセラミック基板３１に貫通孔４３を
穿設する方法は、貫通孔４３の穿設に際し、レーザ３３
の２０００ないし３０００度Ｃという高熱でセラミック
基板３１が瞬時に昇華し、レーザ加工前のセラミック基
板３１の表面が図３（ロ）に示すように微細な凹凸面３
１１から図３（ハ）に示すように平滑な表面３１２に変
わる。このように表面が平滑なセラミック基板３１上に
導体ペーストを形成した後に乾燥・焼成を行うと、セラ
ミック基板３１と導体膜との密着性が弱く、信頼性に問
題を有した。また、上記のようにセラミック基板３１と
導体膜との密着性が悪い場合に、スルーホールにはんだ
付けが行なわれると、はんだは導電膜内に浸透し導電膜
とセラミック基板との接着性を悪くする。したがって、
この部分の導電膜は、はんだ付けの際にたとえば、剥離
等が生じ易く信頼性に問題を有した。
【０００６】以上のような問題を解決するために、本発
明は、貫通孔に形成する導電膜をセラミック基板に高い
信頼性をもって接着させるスルーホール形成方法を提供
することを目的とする。
明は、貫通孔に形成する導電膜をセラミック基板に高い
信頼性をもって接着させるスルーホール形成方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】（第１発明）前記目的を
達成するために、本発明のスルーホール形成方法は、貫
通孔（図２の４）を介してセラミック基板（図２の１）
の表面と裏面とを電気的に接続するものであって、セラ
ミック基板（１）の成分と当該成分と共にフリット層
（図２の５）を形成する無機成分とが混在する厚膜ペー
スト（図２の２）を塗布・乾燥する第１工程と、前記厚
膜ペースト（２）が塗布されている領域内をレーザ照射
手段（図１の３）によって貫通孔（４）を穿設する第２
工程と、前記厚膜ペースト（２）に用いた成分と同じ無
機成分と導体粉末とを含有する導体ペースト（図２の
６）を貫通孔（４）の近傍および内壁に塗布する第３工
程と、前記導体ペースト（６）をセラミック基板（１）
に焼き付ける第４工程とから構成される。
達成するために、本発明のスルーホール形成方法は、貫
通孔（図２の４）を介してセラミック基板（図２の１）
の表面と裏面とを電気的に接続するものであって、セラ
ミック基板（１）の成分と当該成分と共にフリット層
（図２の５）を形成する無機成分とが混在する厚膜ペー
スト（図２の２）を塗布・乾燥する第１工程と、前記厚
膜ペースト（２）が塗布されている領域内をレーザ照射
手段（図１の３）によって貫通孔（４）を穿設する第２
工程と、前記厚膜ペースト（２）に用いた成分と同じ無
機成分と導体粉末とを含有する導体ペースト（図２の
６）を貫通孔（４）の近傍および内壁に塗布する第３工
程と、前記導体ペースト（６）をセラミック基板（１）
に焼き付ける第４工程とから構成される。
【０００８】（第２発明）本発明のスルーホール形成方
法は、貫通孔（図２の４）を介してセラミック基板（図
２の１）の表面と裏面とを電気的に接続するものであっ
て、セラミック基板（１）と共にフリット層（図２の
５）を形成する導電性厚膜ペースト（図２の２）を塗布
・乾燥する第１工程と、前記導電性厚膜ペースト（２）
が塗布されている領域内をレーザ照射手段（図１の３）
によって貫通孔（４）を穿設する第２工程と、前記導電
性厚膜ペースト（２）と同じ導電性厚膜ペースト（図２
の６）を貫通孔（４）の近傍および内壁に塗布する第３
工程と、前記導電性厚膜ペースト（６）をセラミック基
板（１）に焼き付ける第４工程とから構成される。
法は、貫通孔（図２の４）を介してセラミック基板（図
２の１）の表面と裏面とを電気的に接続するものであっ
て、セラミック基板（１）と共にフリット層（図２の
５）を形成する導電性厚膜ペースト（図２の２）を塗布
・乾燥する第１工程と、前記導電性厚膜ペースト（２）
が塗布されている領域内をレーザ照射手段（図１の３）
によって貫通孔（４）を穿設する第２工程と、前記導電
性厚膜ペースト（２）と同じ導電性厚膜ペースト（図２
の６）を貫通孔（４）の近傍および内壁に塗布する第３
工程と、前記導電性厚膜ペースト（６）をセラミック基
板（１）に焼き付ける第４工程とから構成される。
【０００９】
【作 用】（第１発明）第１工程では、セラミック基
板の成分と当該成分と共にフリット層を形成する無機成
分とが混在する厚膜ペーストを塗布した後に、この厚膜
ペースト層を乾燥する。本明細書において、「フリット
層」とは、セラミック基板を構成する成分の粉末とガラ
ス等からなる結合材とを共に溶融して作られた層をい
う。第２工程では、前記厚膜ペーストが塗布されている
領域内にレーザ照射手段によってレーザを照射する。そ
して、前記セラミック基板は、前記レーザの高熱によっ
て、貫通孔が穿設される。第３工程では、前記厚膜ペー
ストに用いた成分と同じ無機成分と導体粉末とを含有す
る導体ペーストが貫通孔の近傍および内壁に塗布され
る。第４工程では、前記貫通孔の近傍および内壁に塗布
された導体ペーストがセラミック基板に焼き付けられ
る。このように、貫通孔を穿設する際に、レーザの高温
によって、セラミック基板の成分と厚膜ペースト中の無
機成分が互いに溶け合って凹凸のある表面を形成する。
また、上記凹凸が形成された表面上に上記厚膜ペースト
と同じ無機成分を含む導体粉末からなる導体ペーストを
塗布するため、導電膜は、セラミック基板との馴染みが
良く、剥離しない。
板の成分と当該成分と共にフリット層を形成する無機成
分とが混在する厚膜ペーストを塗布した後に、この厚膜
ペースト層を乾燥する。本明細書において、「フリット
層」とは、セラミック基板を構成する成分の粉末とガラ
ス等からなる結合材とを共に溶融して作られた層をい
う。第２工程では、前記厚膜ペーストが塗布されている
領域内にレーザ照射手段によってレーザを照射する。そ
して、前記セラミック基板は、前記レーザの高熱によっ
て、貫通孔が穿設される。第３工程では、前記厚膜ペー
ストに用いた成分と同じ無機成分と導体粉末とを含有す
る導体ペーストが貫通孔の近傍および内壁に塗布され
る。第４工程では、前記貫通孔の近傍および内壁に塗布
された導体ペーストがセラミック基板に焼き付けられ
る。このように、貫通孔を穿設する際に、レーザの高温
によって、セラミック基板の成分と厚膜ペースト中の無
機成分が互いに溶け合って凹凸のある表面を形成する。
また、上記凹凸が形成された表面上に上記厚膜ペースト
と同じ無機成分を含む導体粉末からなる導体ペーストを
塗布するため、導電膜は、セラミック基板との馴染みが
良く、剥離しない。
【００１０】（第２発明）第１工程では、セラミック基
板と共にフリット層を形成する導電性厚膜ペーストを塗
布した後、この導電性厚膜ペーストを乾燥する。第２工
程では、前記厚膜ペーストが塗布されている領域内をレ
ーザ照射手段によって、レーザを照射する。そして、前
記セラミック基板は、前記レーザの高熱によって、貫通
孔が穿設される。第３工程では、前記厚膜ペーストと同
じ導電性厚膜ペーストが貫通孔の近傍および内壁に塗布
される。第４工程では、前記貫通孔の近傍および内壁に
塗布された導電性厚膜ペーストがセラミック基板に焼き
付けられる。このように、貫通孔を穿設する際に、レー
ザの高温によって、セラミック基板の成分と導電性厚膜
ペーストが互いに溶け合って凹凸のある表面を形成す
る。また、上記凹凸が形成された表面上に上記と同じ導
電性厚膜ペーストを塗布するため、導電膜は、セラミッ
ク基板との馴染みが良く、剥離しない。
板と共にフリット層を形成する導電性厚膜ペーストを塗
布した後、この導電性厚膜ペーストを乾燥する。第２工
程では、前記厚膜ペーストが塗布されている領域内をレ
ーザ照射手段によって、レーザを照射する。そして、前
記セラミック基板は、前記レーザの高熱によって、貫通
孔が穿設される。第３工程では、前記厚膜ペーストと同
じ導電性厚膜ペーストが貫通孔の近傍および内壁に塗布
される。第４工程では、前記貫通孔の近傍および内壁に
塗布された導電性厚膜ペーストがセラミック基板に焼き
付けられる。このように、貫通孔を穿設する際に、レー
ザの高温によって、セラミック基板の成分と導電性厚膜
ペーストが互いに溶け合って凹凸のある表面を形成す
る。また、上記凹凸が形成された表面上に上記と同じ導
電性厚膜ペーストを塗布するため、導電膜は、セラミッ
ク基板との馴染みが良く、剥離しない。
【００１１】
【実 施 例】図１および図２を参照しつつ本発明の一
実施例を説明する。図１はレーザによってアルミナ基板
に貫通孔を穿設する場合の説明図である。図２（イ）な
いし（ハ）はスルーホールを形成する際の工程順の説明
図である。第１工程では、図１および図２（イ）に示す
ように、たとえばアルミナ（Ａｌ 2 Ｏ3 ）からなるセラ
ミック基板１上にアルミナ成分と当該成分と共にフリッ
ト層を形成する無機成分とが混在する厚膜ペースト（た
とえば、ガラスペースト）、あるいは上記無機成分を含
むＡｇＰｄ系導体ペースト２を貫通孔の穿設する位置に
塗布する。その後、上記厚膜ペーストあるいは導体ペー
スト２は乾燥される。また、上記厚膜ペーストあるいは
導体ペースト２は、図２（イ）に示すように、セラミッ
ク基板１の両面に形成される。
実施例を説明する。図１はレーザによってアルミナ基板
に貫通孔を穿設する場合の説明図である。図２（イ）な
いし（ハ）はスルーホールを形成する際の工程順の説明
図である。第１工程では、図１および図２（イ）に示す
ように、たとえばアルミナ（Ａｌ 2 Ｏ3 ）からなるセラ
ミック基板１上にアルミナ成分と当該成分と共にフリッ
ト層を形成する無機成分とが混在する厚膜ペースト（た
とえば、ガラスペースト）、あるいは上記無機成分を含
むＡｇＰｄ系導体ペースト２を貫通孔の穿設する位置に
塗布する。その後、上記厚膜ペーストあるいは導体ペー
スト２は乾燥される。また、上記厚膜ペーストあるいは
導体ペースト２は、図２（イ）に示すように、セラミッ
ク基板１の両面に形成される。
【００１２】第２工程では、前記厚膜ペーストあるいは
ＡｇＰｄ系導体ペースト２が塗布されているスルーホー
ルを形成する領域内にレーザ照射手段によってレーザ３
を照射する。そして、前記セラミック基板１は、前記レ
ーザ３の高熱によって、貫通孔４が穿設される。上記の
レーザ３による貫通孔４の加工時に、厚膜ペースト中に
含まれる無機成分（たとえば、ガラス）あるいは導体ペ
ースト中に含まれるガラス成分がレーザ３による高温で
アルミナと共に昇華し、アルミナとガラス成分、あるい
はアルミナ、ＡｇＰｄ系導体、およびガラス成分との溶
融状態の部分、すなわち、図２（ロ）に示すようなフリ
ット層５が形成される。
ＡｇＰｄ系導体ペースト２が塗布されているスルーホー
ルを形成する領域内にレーザ照射手段によってレーザ３
を照射する。そして、前記セラミック基板１は、前記レ
ーザ３の高熱によって、貫通孔４が穿設される。上記の
レーザ３による貫通孔４の加工時に、厚膜ペースト中に
含まれる無機成分（たとえば、ガラス）あるいは導体ペ
ースト中に含まれるガラス成分がレーザ３による高温で
アルミナと共に昇華し、アルミナとガラス成分、あるい
はアルミナ、ＡｇＰｄ系導体、およびガラス成分との溶
融状態の部分、すなわち、図２（ロ）に示すようなフリ
ット層５が形成される。
【００１３】第３工程では、図２（ハ）に示すように、
前記厚膜ペースト２に用いた成分と同じ無機成分と導体
粉末とを含有する導体ペースト、あるいはＡｇＰｄ系で
前記と同じく無機成分を含む導体ペースト６が貫通孔４
の近傍および内壁に塗布される。
前記厚膜ペースト２に用いた成分と同じ無機成分と導体
粉末とを含有する導体ペースト、あるいはＡｇＰｄ系で
前記と同じく無機成分を含む導体ペースト６が貫通孔４
の近傍および内壁に塗布される。
【００１４】第４工程では、前記貫通孔４の近傍および
内壁に塗布された導体ペースト６がセラミック基板１に
焼き付けられる。貫通孔４を穿設する際に形成されたフ
リット層５の無機成分と焼成前に塗布された導体ペース
ト６中の無機成分とが焼成中に化合し、貫通孔４内のア
ルミナと導体との密着性を良好にする。
内壁に塗布された導体ペースト６がセラミック基板１に
焼き付けられる。貫通孔４を穿設する際に形成されたフ
リット層５の無機成分と焼成前に塗布された導体ペース
ト６中の無機成分とが焼成中に化合し、貫通孔４内のア
ルミナと導体との密着性を良好にする。
【００１５】以上説明したような工程により、セラミッ
ク基板１にスルーホールが形成される。このようにして
スルーホールが形成されたセラミック基板１の耐はんだ
性を試験した。その試験方法は、スルーホールを介した
基板表裏の導通をはんだディップを繰り返した後に、抵
抗値を測定するというものである。そして、この時の抵
抗値がはんだディップ前（試験前）の１０倍以上になっ
た際のはんだディップ回数を不良発生回数として、２０
個のサンプルを測定した。この結果、本実施例のもの
は、２０個の不良発生回数が平均８回であった。これに
対して、従来例における方法によるものは、同様な測定
を２０個について測定した結果、２０個の不良発生回数
が平均５回であった。
ク基板１にスルーホールが形成される。このようにして
スルーホールが形成されたセラミック基板１の耐はんだ
性を試験した。その試験方法は、スルーホールを介した
基板表裏の導通をはんだディップを繰り返した後に、抵
抗値を測定するというものである。そして、この時の抵
抗値がはんだディップ前（試験前）の１０倍以上になっ
た際のはんだディップ回数を不良発生回数として、２０
個のサンプルを測定した。この結果、本実施例のもの
は、２０個の不良発生回数が平均８回であった。これに
対して、従来例における方法によるものは、同様な測定
を２０個について測定した結果、２０個の不良発生回数
が平均５回であった。
【００１６】以上、本発明の実施例を詳述したが、本発
明は、前記実施例に限定されるものではない。そして、
特許請求の範囲に記載された本発明を逸脱することがな
ければ、種々の設計変更を行うことが可能である。たと
えば、セラミック基板は、アルミナに限定されるもので
はなく、多層印刷配線板あるいは混成集積回路装置等に
使用されている基板であればいかなるものにも適用でき
る。また、セラミック基板の材質が変われば、貫通孔に
形成される厚膜等の無機成分もセラミック基板と馴染む
ものに変わることはいうまでもない。さらに、スルーホ
ールの内壁に形成される導電ペーストに含まれる無機成
分においても同様である。
明は、前記実施例に限定されるものではない。そして、
特許請求の範囲に記載された本発明を逸脱することがな
ければ、種々の設計変更を行うことが可能である。たと
えば、セラミック基板は、アルミナに限定されるもので
はなく、多層印刷配線板あるいは混成集積回路装置等に
使用されている基板であればいかなるものにも適用でき
る。また、セラミック基板の材質が変われば、貫通孔に
形成される厚膜等の無機成分もセラミック基板と馴染む
ものに変わることはいうまでもない。さらに、スルーホ
ールの内壁に形成される導電ペーストに含まれる無機成
分においても同様である。
【００１７】
【発明の効果】本発明によれば、貫通孔を穿設する領域
に、セラミック基板の成分と一緒になってフリット層を
形成する無機成分を含む厚膜ペーストを塗布し、この部
分をレーザの高温によって貫通孔を穿設したので、セラ
ミック基板と厚膜ペースト中の無機成分とが互いに溶け
合って凹凸のある表面を形成する。したがって、この凹
凸のある表面は、導電ペーストを塗布する際に馴染みが
良くなる。また、貫通孔の内壁に導体膜を形成する導電
ペーストにも前記と同様な無機成分が含まれているた
め、導電ペーストを焼成した際に、前記厚膜ペーストと
導電ペーストとに含まれている無機成分が溶融して導電
膜の剥離を防止する。
に、セラミック基板の成分と一緒になってフリット層を
形成する無機成分を含む厚膜ペーストを塗布し、この部
分をレーザの高温によって貫通孔を穿設したので、セラ
ミック基板と厚膜ペースト中の無機成分とが互いに溶け
合って凹凸のある表面を形成する。したがって、この凹
凸のある表面は、導電ペーストを塗布する際に馴染みが
良くなる。また、貫通孔の内壁に導体膜を形成する導電
ペーストにも前記と同様な無機成分が含まれているた
め、導電ペーストを焼成した際に、前記厚膜ペーストと
導電ペーストとに含まれている無機成分が溶融して導電
膜の剥離を防止する。
【図１】 レーザによってアルミナ基板に貫通孔を穿設
する場合の説明図である。
する場合の説明図である。
【図２】 （イ）ないし（ハ）はスルーホールを形成す
る際の工程順の説明図である。
る際の工程順の説明図である。
【図３】 （イ）は従来例におけるセラミック基板に貫
通孔を形成する方法の説明図である。（ロ）は（イ）に
示す方法によって貫通孔を穿設する以前のセラミック基
板の表面を説明するための図である。（ハ）は（イ）に
示す方法によって貫通孔を穿設した後のセラミック基板
の表面を説明するための図である。
通孔を形成する方法の説明図である。（ロ）は（イ）に
示す方法によって貫通孔を穿設する以前のセラミック基
板の表面を説明するための図である。（ハ）は（イ）に
示す方法によって貫通孔を穿設した後のセラミック基板
の表面を説明するための図である。
【図４】 貫通孔内に導電膜を形成する方法の説明図で
ある。
ある。
【図５】 厚膜ペーストを貫通孔内に塗布する方法の説
明図である。
明図である。
１・・・セラミック基板 ２・・・厚膜ペースト ３・・・レーザ ４・・・貫通孔 ５・・・フリット層 ６・・・導体ペースト
Claims (2)
- 【請求項１】 貫通孔を介してセラミック基板の表面と
裏面とを電気的に接続するスルーホール形成方法におい
て、 セラミック基板の成分と当該成分と共にフリット層を形
成する無機成分とが混在する厚膜ペーストを塗布・乾燥
する第１工程と、 前記厚膜ペーストが塗布されている領域内をレーザ照射
手段によって貫通孔を穿設する第２工程と、 前記厚膜ペーストに用いた成分と同じ無機成分と導体粉
末とを含有する導体ペーストを貫通孔の近傍および内壁
に塗布する第３工程と、 前記導体ペーストをセラミック基板に焼き付ける第４工
程と、 からなることを特徴とするスルーホール形成方法。 - 【請求項２】 貫通孔を介してセラミック基板の表面と
裏面とを電気的に接続するスルーホール形成方法におい
て、 セラミック基板と共にフリット層を形成する導電性厚膜
ペーストを塗布・乾燥する第１工程と、 前記導電性厚膜ペーストが塗布されている領域内をレー
ザ照射手段によって貫通孔を穿設する第２工程と、 前記導電性厚膜ペーストと同じ導電性厚膜ペーストを貫
通孔の近傍および内壁に塗布する第３工程と、 前記導電性厚膜ペーストをセラミック基板に焼き付ける
第４工程と、 からなることを特徴とするスルーホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33800991A JPH05152743A (ja) | 1991-11-28 | 1991-11-28 | スルーホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33800991A JPH05152743A (ja) | 1991-11-28 | 1991-11-28 | スルーホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152743A true JPH05152743A (ja) | 1993-06-18 |
Family
ID=18314094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33800991A Withdrawn JPH05152743A (ja) | 1991-11-28 | 1991-11-28 | スルーホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206234A (ja) * | 2008-02-27 | 2009-09-10 | Kyocera Corp | セラミック基板およびセラミック基板の製造方法 |
| JP2010522641A (ja) * | 2006-11-30 | 2010-07-08 | コーニング インコーポレイテッド | マイクロ流体装置の作製方法および得られた装置 |
-
1991
- 1991-11-28 JP JP33800991A patent/JPH05152743A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010522641A (ja) * | 2006-11-30 | 2010-07-08 | コーニング インコーポレイテッド | マイクロ流体装置の作製方法および得られた装置 |
| JP2009206234A (ja) * | 2008-02-27 | 2009-09-10 | Kyocera Corp | セラミック基板およびセラミック基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4024629A (en) | Fabrication techniques for multilayer ceramic modules | |
| US5229549A (en) | Ceramic circuit board and a method of manufacturing the ceramic circuit board | |
| JP3780386B2 (ja) | セラミック回路基板及びその製造方法 | |
| US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
| JPS6367329B2 (ja) | ||
| JP2616040B2 (ja) | 厚膜回路基板の製造方法 | |
| JP2003101181A (ja) | 回路基板及びその製造方法ならびに電子装置 | |
| JP2002043737A (ja) | 印刷回路基板 | |
| JP3136682B2 (ja) | 多層配線基板の製造方法 | |
| JPH0794854A (ja) | バイアホール付きプリント配線板 | |
| JP2003142812A (ja) | チップ部品の実装方法 | |
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPH11186717A (ja) | 薄膜回路基板の製造方法 | |
| JP2981515B2 (ja) | 電子部品の製造方法 | |
| JPH0367404A (ja) | 導電性組成物および導電回路の製法 | |
| Tilsley et al. | Comparison of Dry Film and Liquid Photo‐imageable Solder Masks for Surface‐mount Assemblies | |
| JPH0362989A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS61113298A (ja) | スル−ホ−ル印刷法 | |
| JPH02125728A (ja) | 複合基板およびその製造方法 | |
| JPH05291719A (ja) | プリント基板 | |
| JPH0488695A (ja) | スルーホール又はビアホールに抵抗体を有する回路基板及びその製造方法 | |
| JPH0272690A (ja) | 厚膜回路印刷基板 | |
| JPH0391992A (ja) | 印刷配線基板の製造方法 | |
| JPH0380358B2 (ja) | ||
| JPS62212280A (ja) | セラミツク基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |