JPH0515580B2 - - Google Patents
Info
- Publication number
- JPH0515580B2 JPH0515580B2 JP9749084A JP9749084A JPH0515580B2 JP H0515580 B2 JPH0515580 B2 JP H0515580B2 JP 9749084 A JP9749084 A JP 9749084A JP 9749084 A JP9749084 A JP 9749084A JP H0515580 B2 JPH0515580 B2 JP H0515580B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- address
- check
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
- F02D41/2425—Particular ways of programming the data
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、マイクロコンピユータを用いて車載
機器を制御する自動車用制御装置に関し、特にメ
モリの記憶内容（制御プログラム又はデータ）が
破壊された場合に備えてのバツクアツプ技術に関
する。
機器を制御する自動車用制御装置に関し、特にメ
モリの記憶内容（制御プログラム又はデータ）が
破壊された場合に備えてのバツクアツプ技術に関
する。
＜従来の技術＞
マイクロコンピユータを用いて、各種車載機
器、例えばエンジンの制御（燃料供給量、点火時
期、アイドル回転数等の制御）を行う場合、
ROMに記憶された制御プログラム又はデータに
対し、十分な信頼性が要求される。
器、例えばエンジンの制御（燃料供給量、点火時
期、アイドル回転数等の制御）を行う場合、
ROMに記憶された制御プログラム又はデータに
対し、十分な信頼性が要求される。
ROMのうち、マスクROMは製造時に記憶内
容も回路として組込むもので、ユーザによる書込
みは不能であるが、その記憶内容は消えることが
なく、信頼性は極めて高い。これに対し、EP−
ROMやEEP−ROMは電気的に記憶内容を書込
んで用いるが、紫外線（Ｘ線や中性子などを含
む）又は電気信号によつて記憶内容を消去するこ
とが可能で、再書込みも可能である。
容も回路として組込むもので、ユーザによる書込
みは不能であるが、その記憶内容は消えることが
なく、信頼性は極めて高い。これに対し、EP−
ROMやEEP−ROMは電気的に記憶内容を書込
んで用いるが、紫外線（Ｘ線や中性子などを含
む）又は電気信号によつて記憶内容を消去するこ
とが可能で、再書込みも可能である。
そこで、一般に、制御プログラムは信頼性の高
いマスクROMに記憶させ、仕様変更等により書
換える必要性の高いマツプ等のデータは、EP−
ROMやEEP−ROM記憶させると共に、EP−
ROMやEEP−ROMに通常の使用状態で紫外線
や電気信号が加わらないようにして、記憶内容が
変わらないようにしている。
いマスクROMに記憶させ、仕様変更等により書
換える必要性の高いマツプ等のデータは、EP−
ROMやEEP−ROM記憶させると共に、EP−
ROMやEEP−ROMに通常の使用状態で紫外線
や電気信号が加わらないようにして、記憶内容が
変わらないようにしている。
＜発明が解決しようとする問題点＞
しかし、EP−ROMやEEP−ROM等の再書込
み可能なプログラマブルROMを用いて、万一デ
ータが自然に変更された場合、異常データによつ
て制御されることになり、正常な動作ができなく
なる。
み可能なプログラマブルROMを用いて、万一デ
ータが自然に変更された場合、異常データによつ
て制御されることになり、正常な動作ができなく
なる。
また、プログラマブルROMに制御プログラム
を記憶させることもあり、制御プログラムが自然
に変更されて、適正な制御が不能となることも考
えられる。
を記憶させることもあり、制御プログラムが自然
に変更されて、適正な制御が不能となることも考
えられる。
＜問題点を解決するための手段＞
本発明は上記の問題点を解決するため、第１図
に示すように、制御プログラム又はデータ記憶用
のプログラマブルROMに、同一内容の制御プロ
グラム又はデータ群を複数個記憶させる一方、制
御プログラムの実行に先立つて、プログラマブル
ROM内の制御プログラム又はデータ群をチエツ
クする手段と、チエツクにより正常と判定された
制御プログラム又はデータ群を使用する状態に切
換える手段とを設け、かつ、これらの手段を実現
するチエツクプログラムと、電源投入時にチエツ
クプログラムを実行させるためのベクタアドレス
とを、マスクROMに記憶させるようにした。
に示すように、制御プログラム又はデータ記憶用
のプログラマブルROMに、同一内容の制御プロ
グラム又はデータ群を複数個記憶させる一方、制
御プログラムの実行に先立つて、プログラマブル
ROM内の制御プログラム又はデータ群をチエツ
クする手段と、チエツクにより正常と判定された
制御プログラム又はデータ群を使用する状態に切
換える手段とを設け、かつ、これらの手段を実現
するチエツクプログラムと、電源投入時にチエツ
クプログラムを実行させるためのベクタアドレス
とを、マスクROMに記憶させるようにした。
＜作用＞
すなわち、本発明では、制御プログラムの実行
に先立つて、EP−ROMやEEP−ROM等のプロ
グラマブルROM内に予め複数個作成した制御プ
ログラム又はデータ群について、１つの群毎に記
憶内容が変更されているか否かのチエツクを行
い、正常（変更されていない）ならば、その群の
制御プログラム又はデータを用いて制御し、異常
データを含む群がある場合は、正常な群を探索し
てこれを用いるように切換え、常に正常な制御を
行う。
に先立つて、EP−ROMやEEP−ROM等のプロ
グラマブルROM内に予め複数個作成した制御プ
ログラム又はデータ群について、１つの群毎に記
憶内容が変更されているか否かのチエツクを行
い、正常（変更されていない）ならば、その群の
制御プログラム又はデータを用いて制御し、異常
データを含む群がある場合は、正常な群を探索し
てこれを用いるように切換え、常に正常な制御を
行う。
そしてこの場合、チエツクプログラムがプログ
ラマブルROM内にあると、チエツクプログラム
が破損したときに、チエツクプログラムが正常に
走らなくなつてしまい、また、ベクタアドレスが
プログラマブルROM内にあると、ベクタアドレ
スが破損したときに、チエツクプログラムを実行
できず、制御プログラムも実行不能となつて、結
局車が走行不能となつてしまうので、チエツクプ
ログラムとベクタアドレスとはマスクROMに記
憶させるようにしているのである。
ラマブルROM内にあると、チエツクプログラム
が破損したときに、チエツクプログラムが正常に
走らなくなつてしまい、また、ベクタアドレスが
プログラマブルROM内にあると、ベクタアドレ
スが破損したときに、チエツクプログラムを実行
できず、制御プログラムも実行不能となつて、結
局車が走行不能となつてしまうので、チエツクプ
ログラムとベクタアドレスとはマスクROMに記
憶させるようにしているのである。
＜実施例＞
以下に本発明の実施例を説明する。
第２図は制御装置を構成するマイクロコンピユ
ータのシステムブロツク図である。図中１は
CPU、２はOSC（発振回路）、３はRAM、４はマ
スクROM、５はEP−ROM、６はＩ／Ｏ（入出力
回路）、７はアドレスデコーダである。また、Ａ
はアドレスバス（16本）用のポート、Ｄはデータ
バス（８本）用のポート、ＳはＲ／Ｗ信号等の制
御バス（４本）用のポート、CSはチツプセレク
ト信号用のポートを示している。
ータのシステムブロツク図である。図中１は
CPU、２はOSC（発振回路）、３はRAM、４はマ
スクROM、５はEP−ROM、６はＩ／Ｏ（入出力
回路）、７はアドレスデコーダである。また、Ａ
はアドレスバス（16本）用のポート、Ｄはデータ
バス（８本）用のポート、ＳはＲ／Ｗ信号等の制
御バス（４本）用のポート、CSはチツプセレク
ト信号用のポートを示している。
ここにおいて、CPU１は、OSC２からのクロ
ツク信号に同期しつつ、マスクROM４に記憶さ
れている制御プログラムに従つてその命令を実
行、すなわち、Ｉ／Ｏ６に入力される各種入力信
号、及び、EP−ROM５に記憶されているデータ
を基にして、演算、処理を行い、その結果をＩ／
Ｏ６に送つて、各種機器の作動を制御する。尚、
RAM３は演算の中間結果を一時記憶するためな
どに用い、アドレスデコーダ７はCPU１が命令
の読出しやデータの読出し及び書込み等を行う時
にアドレスを指定する際そのアドレスに基づいて
RAM３、マスクROM４、EP−ROM５及びＩ／
Ｏ６のいずれか１つに対してチツプセレクト信号
を出力するために用いる。
ツク信号に同期しつつ、マスクROM４に記憶さ
れている制御プログラムに従つてその命令を実
行、すなわち、Ｉ／Ｏ６に入力される各種入力信
号、及び、EP−ROM５に記憶されているデータ
を基にして、演算、処理を行い、その結果をＩ／
Ｏ６に送つて、各種機器の作動を制御する。尚、
RAM３は演算の中間結果を一時記憶するためな
どに用い、アドレスデコーダ７はCPU１が命令
の読出しやデータの読出し及び書込み等を行う時
にアドレスを指定する際そのアドレスに基づいて
RAM３、マスクROM４、EP−ROM５及びＩ／
Ｏ６のいずれか１つに対してチツプセレクト信号
を出力するために用いる。
第３図はシステムアドレスマツプである。尚、
８ビツトマイクロコンピユータで、アドレスバス
は16本、したがつてアドレス空間は64Kバイト
（アドレス＄0000〜＄FFFF、＄は16進数である
ことを表す）とする。
８ビツトマイクロコンピユータで、アドレスバス
は16本、したがつてアドレス空間は64Kバイト
（アドレス＄0000〜＄FFFF、＄は16進数である
ことを表す）とする。
ここで、アドレス＄0000〜＄00FF（256バイト）
がRAM３に割当てられ、アドレス＄0100がＩ／
Ｏ６の選択用に割当てられ、アドレス＄8000〜
＄83FF（1Kバイト）がEP−ROM５に割当てら
れ、アドレス＄C000〜＄FFFF（16Kバイト）が
マスクROM４に割当てられている。
がRAM３に割当てられ、アドレス＄0100がＩ／
Ｏ６の選択用に割当てられ、アドレス＄8000〜
＄83FF（1Kバイト）がEP−ROM５に割当てら
れ、アドレス＄C000〜＄FFFF（16Kバイト）が
マスクROM４に割当てられている。
但し、EP−ROM５は4Kバイトのメモリ容量
を有し、第４図に示すように、チツプ内アドレス
（下位12ビツトアドレス）で、＄000〜＄3FF、
＄400〜＄7FF、＄800〜＄BFF、＄C00〜＄FFF
の各エリアに、1Kバイトずつ同一内容のデータ
群を４個記憶させてある。
を有し、第４図に示すように、チツプ内アドレス
（下位12ビツトアドレス）で、＄000〜＄3FF、
＄400〜＄7FF、＄800〜＄BFF、＄C00〜＄FFF
の各エリアに、1Kバイトずつ同一内容のデータ
群を４個記憶させてある。
第５図はアドレスビツトマツプである。
RAM３については、上位８ビツトをチツプセ
レクト用に使用し、0000 0000のときRAM３が
選択されるようにしてあり、下位８ビツトをチツ
プ内アドレスの指定用に使用する。
レクト用に使用し、0000 0000のときRAM３が
選択されるようにしてあり、下位８ビツトをチツ
プ内アドレスの指定用に使用する。
Ｉ／Ｏ６については、16ビツトの全てをチツプ
セレクト用に使用し、0000 0001 0000 0000のと
きＩ／Ｏ６が選択されるようにしてある。
セレクト用に使用し、0000 0001 0000 0000のと
きＩ／Ｏ６が選択されるようにしてある。
EP−ROM５については、上位４ビツトをチツ
プセレクト用に使用し、1000のときEP−ROM５
が選択されるようにしてあり、下位12ビツトをチ
ツプ内アドレスの指定用に使用するが、下位12ビ
ツトのうち上位２ビツト（X11X10）をチツプ内
の第１〜第４データ群の先頭アドレスの指定用と
し、下位10ビツトを各データ群における先頭アド
レスからの相対アドレスの指定用としてある。
プセレクト用に使用し、1000のときEP−ROM５
が選択されるようにしてあり、下位12ビツトをチ
ツプ内アドレスの指定用に使用するが、下位12ビ
ツトのうち上位２ビツト（X11X10）をチツプ内
の第１〜第４データ群の先頭アドレスの指定用と
し、下位10ビツトを各データ群における先頭アド
レスからの相対アドレスの指定用としてある。
すなわち、第６図に示すように、CPU１から
の16ビツトアドレスのうち上位４ビツト（A15〜
A12）をアドレスデコーダ７により判定して、そ
れが1000のときEP−ROM５に対しチツプセレク
ト信号を送るようにする一方、Ｉ／Ｏ６から予め
定めた先頭アドレス指定用のX11及びX10信号を
EP−ROM５のアドレスポートA11及びX10に送
り、またCPU１からの16ビツトアドレスのうち
下位10ビツト（A9〜A0）をEP−ROM５のアド
レスポートA9〜A0に送るようにしてある。
の16ビツトアドレスのうち上位４ビツト（A15〜
A12）をアドレスデコーダ７により判定して、そ
れが1000のときEP−ROM５に対しチツプセレク
ト信号を送るようにする一方、Ｉ／Ｏ６から予め
定めた先頭アドレス指定用のX11及びX10信号を
EP−ROM５のアドレスポートA11及びX10に送
り、またCPU１からの16ビツトアドレスのうち
下位10ビツト（A9〜A0）をEP−ROM５のアド
レスポートA9〜A0に送るようにしてある。
このように先頭アドレス指定用のX11X10を予
め定めてＩ／Ｏ６からEP−ROM５に送ること
で、CPU１から＄8000〜＄83FFの範囲でアドレ
スを指定したときに、X11X10の値によつて、実
質的には＄8000〜＄83FF、＄8400〜＄87FF、
＄8800〜＄8BFF、＄8C00〜＄8FFFの範囲のア
ドレス、EP−ROM５のチツプ内アドレスで、
＄000〜＄3FF、＄400〜＄7FF、＄800〜＄BFF、
＄C00〜＄FFFの範囲のアドレスが指定されるよ
うにしてある。
め定めてＩ／Ｏ６からEP−ROM５に送ること
で、CPU１から＄8000〜＄83FFの範囲でアドレ
スを指定したときに、X11X10の値によつて、実
質的には＄8000〜＄83FF、＄8400〜＄87FF、
＄8800〜＄8BFF、＄8C00〜＄8FFFの範囲のア
ドレス、EP−ROM５のチツプ内アドレスで、
＄000〜＄3FF、＄400〜＄7FF、＄800〜＄BFF、
＄C00〜＄FFFの範囲のアドレスが指定されるよ
うにしてある。
マスクROM４については、上位４ビツトをチ
ツプセレクト用に使用し、10のときにマスク
ROM４が選択されるようにしてあり、下位14ビ
ツトをチツプ内アドレスの指定用に使用する。
ツプセレクト用に使用し、10のときにマスク
ROM４が選択されるようにしてあり、下位14ビ
ツトをチツプ内アドレスの指定用に使用する。
前述のX11X10の値は制御プログラムの実行に
先立つてチエツクプログラムを実行することによ
り決定される。
先立つてチエツクプログラムを実行することによ
り決定される。
ここで、チエツクプログラムは制御プログラム
と共にマスクROM４に記憶させてある。また、
ベクタアドレス（電源投入時に最初にプログラム
カウンタが指示するアドレス）もマスクROM４
に記憶させてある。第７図はマスクROM４のア
ドレスマツプを示している。
と共にマスクROM４に記憶させてある。また、
ベクタアドレス（電源投入時に最初にプログラム
カウンタが指示するアドレス）もマスクROM４
に記憶させてある。第７図はマスクROM４のア
ドレスマツプを示している。
すなわち、第８図に示すように、電源投入時
に、F1でベクタアドレスへジヤンプするが、こ
のベクタアドレスはマスクROM４（＄FFFE〜
＄FFFF）内にある。そして、F2でベクタアドレ
ス内容によるアドレス＄C000へジヤンプし、F3
のチエツクプログラムを実行し、その後、F4の
制御プログラムの実行に移るようにしてある。
に、F1でベクタアドレスへジヤンプするが、こ
のベクタアドレスはマスクROM４（＄FFFE〜
＄FFFF）内にある。そして、F2でベクタアドレ
ス内容によるアドレス＄C000へジヤンプし、F3
のチエツクプログラムを実行し、その後、F4の
制御プログラムの実行に移るようにしてある。
チエツクプログラムについて、第９図のフロー
チヤートによつて説明する。
チヤートによつて説明する。
電源投入後、S1でEP−ROM５内の４個のデー
タ群の番号を表す変数ＮをRAM３から読出す。
この変数Ｎは後述するS6において書込まれるも
ので、前回正常と判定されて使用したデータ群の
番号を表す。尚、RAM３に対しては、第２図に
示すように電源を直接（電源スイツチ８を介する
ことなく）供給し、電源スイツチ８を切つても、
記憶内容が保持されるようにしてある。
タ群の番号を表す変数ＮをRAM３から読出す。
この変数Ｎは後述するS6において書込まれるも
ので、前回正常と判定されて使用したデータ群の
番号を表す。尚、RAM３に対しては、第２図に
示すように電源を直接（電源スイツチ８を介する
ことなく）供給し、電源スイツチ８を切つても、
記憶内容が保持されるようにしてある。
読出されたＮが１であつたとすると、S2での
Ｎが１であるか否かの判定により、S3へ進み、
X11X10＝00にセツトした後、S4でPE−ROMデ
ータチエツクを行う。
Ｎが１であるか否かの判定により、S3へ進み、
X11X10＝00にセツトした後、S4でPE−ROMデ
ータチエツクを行う。
このEP−ROMデータチエツクでは、CPU１
より＄8000〜＄83FFのアドレスを順次指定して
対応するアドレスのデータを取出し、その内容を
チエツクする。
より＄8000〜＄83FFのアドレスを順次指定して
対応するアドレスのデータを取出し、その内容を
チエツクする。
この再、X11X10＝00にセツトされている場合
は、EP−ROM５のチツプ内アドレスで＄000〜
＄3FFのデータ、すなわち第１データ群の各デー
タが取出される。
は、EP−ROM５のチツプ内アドレスで＄000〜
＄3FFのデータ、すなわち第１データ群の各デー
タが取出される。
データのチエツクは、特開昭55−128641号公報
に記載されているように、種々の方法が考えられ
るが、例えば、EP−ROM５内の各データ群の中
に、それらのデータの加算値（加算値の下位８ビ
ツトでよい）を予め用意しておき、順次アドレス
を指定して取出したデータを加算して、その結果
を予め記憶させてある加算値と比較することによ
り行う。そして、それらが一致する場合はデータ
が変更されていないものと判断し、一致しない場
合は、データの少なくとも一部が変更されてしま
つたものと判断する。
に記載されているように、種々の方法が考えられ
るが、例えば、EP−ROM５内の各データ群の中
に、それらのデータの加算値（加算値の下位８ビ
ツトでよい）を予め用意しておき、順次アドレス
を指定して取出したデータを加算して、その結果
を予め記憶させてある加算値と比較することによ
り行う。そして、それらが一致する場合はデータ
が変更されていないものと判断し、一致しない場
合は、データの少なくとも一部が変更されてしま
つたものと判断する。
第１データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝00の状態に保持されるから、制御
プログラムの実行時には第１データ群のデータが
使用される。
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝00の状態に保持されるから、制御
プログラムの実行時には第１データ群のデータが
使用される。
第１データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んで、Ｎを１アツプ、すなわ
ちＮ＝２とし、これをRAM３に書込んで、S1へ
戻る。このときは、S1、S2を経て、S7からS8へ
進み、X11X10＝01にセツトし、S4でEP−ROM
データチエツクを行う。
ば、S5からS6へ進んで、Ｎを１アツプ、すなわ
ちＮ＝２とし、これをRAM３に書込んで、S1へ
戻る。このときは、S1、S2を経て、S7からS8へ
進み、X11X10＝01にセツトし、S4でEP−ROM
データチエツクを行う。
この際は、CPU１より＄8000〜＄83FFのアド
レスを順次指定すると、X11X10＝01であるので、
EP−ROM５のチツプ内アドレスで＄400〜
＄7FFのデータ、すなわち第２データ群の各デー
タが取出され、チエツクされる。
レスを順次指定すると、X11X10＝01であるので、
EP−ROM５のチツプ内アドレスで＄400〜
＄7FFのデータ、すなわち第２データ群の各デー
タが取出され、チエツクされる。
第２データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝01の状態に保持されるから、制御
プログラムの実行時には第２データ群のデータが
使用される。
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝01の状態に保持されるから、制御
プログラムの実行時には第２データ群のデータが
使用される。
第２データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝３とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7を経て、S9から
S10へ進み、X11X10＝10にセツトし、S4でEP−
ROMデータチエツクを行う。
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝３とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7を経て、S9から
S10へ進み、X11X10＝10にセツトし、S4でEP−
ROMデータチエツクを行う。
この際は、CPU１より＄8000〜＄83FFのアド
レスを順次指定すると、X11X10＝10であるので、
EP−ROM５のチツプ内アドレスで＄800〜
＄BFFのデータ、すなわち第３データ群の各デ
ータが取出され、チエツクされる。
レスを順次指定すると、X11X10＝10であるので、
EP−ROM５のチツプ内アドレスで＄800〜
＄BFFのデータ、すなわち第３データ群の各デ
ータが取出され、チエツクされる。
第３データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝10の状態に保持されるから、制御
プログラムの実行時には第３データ群のデータが
使用される。
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝10の状態に保持されるから、制御
プログラムの実行時には第３データ群のデータが
使用される。
第３データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝４とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7、S9を経て、S11
からS12へ進み、X11X10＝11にセツトし、S4で
EP−ROMデータチエツクを行う。
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝４とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7、S9を経て、S11
からS12へ進み、X11X10＝11にセツトし、S4で
EP−ROMデータチエツクを行う。
この際は、CPU１より＄8000〜＄83FFのアド
レスを順次指定すると、X11X10＝11であるので、
EP−ROM５のチツプ内アドレスで＄C00〜
＄FFFのデータ、すなわち第４データ群の各デ
ータが取出され、チエツクされる。
レスを順次指定すると、X11X10＝11であるので、
EP−ROM５のチツプ内アドレスで＄C00〜
＄FFFのデータ、すなわち第４データ群の各デ
ータが取出され、チエツクされる。
第４データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝11の状態に保持されるから、制御
プログラムの実行時には第４データ群のデータが
使用される。
ば、S5から制御プログラムへ移行する。この場
合、X11X10＝11の状態に保持されるから、制御
プログラムの実行時には第４データ群のデータが
使用される。
このようにすることで、異常データ群を含む群
があつても、正常なデータ群を探して、常に正常
な制御ができる。また、データを取出す場合、制
御プログラム中のアドレスを変更することなく、
同一アドレスで、正常なデータを取出すことが可
能である。
があつても、正常なデータ群を探して、常に正常
な制御ができる。また、データを取出す場合、制
御プログラム中のアドレスを変更することなく、
同一アドレスで、正常なデータを取出すことが可
能である。
第４データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝５とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7、S9、S11を経て、
S13へ進み、表示を行つた後、停止する。すなわ
ち、第１〜第４データ群のいずれもが異常の場合
は制御プログラムへ移行することなく停止する
が、停止原因をドライバや修理工場の人に知らし
めるため、例えば発光ダイオード等を点灯させ
て、それを表示する。
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝５とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7、S9、S11を経て、
S13へ進み、表示を行つた後、停止する。すなわ
ち、第１〜第４データ群のいずれもが異常の場合
は制御プログラムへ移行することなく停止する
が、停止原因をドライバや修理工場の人に知らし
めるため、例えば発光ダイオード等を点灯させ
て、それを表示する。
一方、前回の電源投入時のチエツクの際、第１
データ群がNGで、次の第２データ群を切換使用
していたとすると、RAM３には、Ｎ＝２が記憶
保持されているから、電源を投入すると、S1で
Ｎ＝２が読出され、S2を経て、S7からS8に進み、
X11X10＝01にセツトして、S4で第２データ群に
ついてEP−ROMデータチエツクを行う。このよ
うに前回のチエツクによりNGのものは、再始動
時にチエツクせず、前回OKで切換使用していた
ものからチエツクを開始するようにしたので、
EP−ROMデータチエツクの時間を短縮でき、制
御プログラムに入るのが早くなることで、始動性
の向上につながる。
データ群がNGで、次の第２データ群を切換使用
していたとすると、RAM３には、Ｎ＝２が記憶
保持されているから、電源を投入すると、S1で
Ｎ＝２が読出され、S2を経て、S7からS8に進み、
X11X10＝01にセツトして、S4で第２データ群に
ついてEP−ROMデータチエツクを行う。このよ
うに前回のチエツクによりNGのものは、再始動
時にチエツクせず、前回OKで切換使用していた
ものからチエツクを開始するようにしたので、
EP−ROMデータチエツクの時間を短縮でき、制
御プログラムに入るのが早くなることで、始動性
の向上につながる。
尚、この実施例は、EP−ROM内のデータ（プ
ログラムを除く）のバツクアツプを行う場合につ
いてのみ示しているが、本発明はEP−ROM以外
のプログラマブルROMに対しても適用でき、ま
た制御プログラムのバツクアツプについても適用
できる。
ログラムを除く）のバツクアツプを行う場合につ
いてのみ示しているが、本発明はEP−ROM以外
のプログラマブルROMに対しても適用でき、ま
た制御プログラムのバツクアツプについても適用
できる。
＜発明の効果＞
以上説明したように本発明によれば、プログラ
マブルROM内に同一内容の制御プログラム又は
データ群を複数個設けて、１つの群毎にその内容
をチエツクし、異常データを含む群がある場合は
正常な群を使用するよう切換えるようにしたた
め、常に正常な制御プログラム又はデータ群を使
用して制御でき、車載機器の制御の信頼性が一段
と向上し、重大故障や事故を未然に防ぐことがで
きる。また、チエツクと切換えとを行うチエツク
プログラムと、電源投入時にチエツクプログラム
を実行させるためのベクタアドレスとをマスク
ROMに記憶させるようにしたため、これらにつ
いては安全が保証され、チエツクプログラムやベ
クタアドレスの破損によつて、チエツクプログラ
ムや制御プログラムが実行不能となることはなく
なる。
マブルROM内に同一内容の制御プログラム又は
データ群を複数個設けて、１つの群毎にその内容
をチエツクし、異常データを含む群がある場合は
正常な群を使用するよう切換えるようにしたた
め、常に正常な制御プログラム又はデータ群を使
用して制御でき、車載機器の制御の信頼性が一段
と向上し、重大故障や事故を未然に防ぐことがで
きる。また、チエツクと切換えとを行うチエツク
プログラムと、電源投入時にチエツクプログラム
を実行させるためのベクタアドレスとをマスク
ROMに記憶させるようにしたため、これらにつ
いては安全が保証され、チエツクプログラムやベ
クタアドレスの破損によつて、チエツクプログラ
ムや制御プログラムが実行不能となることはなく
なる。
第１図は本発明の構成を示すブロツク図、第２
図〜第９図は本発明の一実施例を示し、第２図は
システムブロツク図、第３図はシステムアドレス
マツプ図、第４図はEP−ROMチツプ内アドレス
マツプ図、第５図はアドレスビツトマツプ図、第
６図はEP−ROMの配線図、第７図はフローチヤ
ート、第８図はマスクROMのアドレスマツプ
図、第９図はチエツクプログラムのフローチヤー
トである。 １……CPU、３……RAM、４……マスク
ROM、５……EP−ROM、６……Ｉ／Ｏ、７…
…アドレスデコーダ。
図〜第９図は本発明の一実施例を示し、第２図は
システムブロツク図、第３図はシステムアドレス
マツプ図、第４図はEP−ROMチツプ内アドレス
マツプ図、第５図はアドレスビツトマツプ図、第
６図はEP−ROMの配線図、第７図はフローチヤ
ート、第８図はマスクROMのアドレスマツプ
図、第９図はチエツクプログラムのフローチヤー
トである。 １……CPU、３……RAM、４……マスク
ROM、５……EP−ROM、６……Ｉ／Ｏ、７…
…アドレスデコーダ。
Claims (1)
- １ マイクロコンピユータを用いて車載機器を制
御する自動車用制御装置において、制御プログラ
ム又はデータ記憶用のプログラマブルROMに、
同一内容の制御プログラム又はデータ群を複数個
記憶させる一方、制御プログラムの実行に先立つ
て、前記プログラマブルROM内の制御プログラ
ム又はデータ群をチエツクする手段と、チエツク
により正常と判定された制御プログラム又はデー
タ群を使用する状態に切換える手段とを設け、か
つ、これらの手段を実現するチエツクプログラム
と、電源投入時にチエツクプログラムを実行させ
るためのベクタアドレスとを、マスクROMに記
憶させたことを特徴とする自動車用制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9749084A JPS60244650A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9749084A JPS60244650A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60244650A JPS60244650A (ja) | 1985-12-04 |
| JPH0515580B2 true JPH0515580B2 (ja) | 1993-03-02 |
Family
ID=14193711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9749084A Granted JPS60244650A (ja) | 1984-05-17 | 1984-05-17 | 自動車用制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2878266A1 (en) | 2013-11-29 | 2015-06-03 | Konica Minolta, Inc. | Medical imaging system and program |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3723024A1 (de) * | 1987-07-11 | 1989-01-19 | Bosch Gmbh Robert | Verfahren und vorrichtung zur steuerung von technischen anlagen und maschinen |
| JP2556562B2 (ja) * | 1988-10-04 | 1996-11-20 | 株式会社日立製作所 | エンジン制御装置 |
| JPH05340295A (ja) * | 1992-06-09 | 1993-12-21 | Toyota Motor Corp | 多気筒内燃機関の制御装置 |
| JP3482675B2 (ja) * | 1994-03-04 | 2003-12-22 | トヨタ自動車株式会社 | 内燃機関の安全制御装置 |
| DE60035022T2 (de) | 1999-11-15 | 2008-01-24 | AutoNetworks Technologies, Ltd., Nagoya | Prüfungsverfahren einer Zwischenspeicherschaltung in einer elektronischen Steuereinheit |
| JP4321472B2 (ja) * | 2005-03-28 | 2009-08-26 | トヨタ自動車株式会社 | 制御装置 |
| EP3530511B1 (de) * | 2018-02-27 | 2020-05-27 | Joseph Vögele AG | Verfahren zum rekonfigurieren einer bedienanordnung für eine baumaschine |
-
1984
- 1984-05-17 JP JP9749084A patent/JPS60244650A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2878266A1 (en) | 2013-11-29 | 2015-06-03 | Konica Minolta, Inc. | Medical imaging system and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60244650A (ja) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1100646A (en) | Auxiliary rom memory system | |
| JP2682700B2 (ja) | Ｉｃカード | |
| US5566335A (en) | Method and apparatus for firmware upgrades in embedded systems | |
| US4769767A (en) | Memory patching system | |
| KR100274099B1 (ko) | 점진적으로 프로그램가능한 비휘발성 메모리 및 이를 구비한 집적 회로와 비휘발성 메모리 프로그래밍 방법 | |
| DE4026912A1 (de) | Computersystem | |
| JPS58208849A (ja) | プログラム・ワ−ド無断読取防止装置 | |
| JPH0515580B2 (ja) | ||
| US4351050A (en) | Fail-safe control computer | |
| US7680976B2 (en) | Method and apparatus for emulating rewritable memory with non-rewritable memory in an MCU | |
| JPH0515579B2 (ja) | ||
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPS5848932B2 (ja) | メモリ拡張方式 | |
| US6032173A (en) | Synchronization of a computer system having a plurality of processors | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| JPS60244648A (ja) | 自動車用制御装置 | |
| JPH0728393A (ja) | 制御装置 | |
| US5283907A (en) | Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory | |
| JPS60244651A (ja) | 自動車用制御装置 | |
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| JP2978008B2 (ja) | メモリ管理方式 | |
| JPH0333036Y2 (ja) | ||
| JPS63305444A (ja) | 記憶装置 | |
| JPH04141899A (ja) | パッチ可能リードオンリメモリ | |
| JPH02199535A (ja) | マイクロプログラム制御装置 |