JPH05158081A - 半導体光スイッチおよびその製造方法 - Google Patents
半導体光スイッチおよびその製造方法Info
- Publication number
- JPH05158081A JPH05158081A JP32295991A JP32295991A JPH05158081A JP H05158081 A JPH05158081 A JP H05158081A JP 32295991 A JP32295991 A JP 32295991A JP 32295991 A JP32295991 A JP 32295991A JP H05158081 A JPH05158081 A JP H05158081A
- Authority
- JP
- Japan
- Prior art keywords
- cores
- optical switch
- quantum well
- layer
- semiconductor optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 製作性、伝搬損失および駆動電圧の点で優れ
た半導体光スイッチとその製造方法を提供する。 【構成】 基板６上に複数のＭＱＷ層５によるコアを領
域選択成長により形成し、これらコアを構成する量子井
戸のうち方向性結合器の形態のスイッチ部IIの部分の量
子井戸の厚みを、光入出力部Ｉ，III の光導波路の部分
の厚みより厚くする。これらコアを覆って、基板６より
屈折率の高い材料の層１０３を被着し、その上に、各コ
アの位置に対応してメサ形状の導電媒質によるクラッド
１０４を設ける。これらメサ形状のクラッド１０４間を
電気的絶縁層１０８で埋め込む。
た半導体光スイッチとその製造方法を提供する。 【構成】 基板６上に複数のＭＱＷ層５によるコアを領
域選択成長により形成し、これらコアを構成する量子井
戸のうち方向性結合器の形態のスイッチ部IIの部分の量
子井戸の厚みを、光入出力部Ｉ，III の光導波路の部分
の厚みより厚くする。これらコアを覆って、基板６より
屈折率の高い材料の層１０３を被着し、その上に、各コ
アの位置に対応してメサ形状の導電媒質によるクラッド
１０４を設ける。これらメサ形状のクラッド１０４間を
電気的絶縁層１０８で埋め込む。
Description
【０００１】
【産業上の利用分野】本発明は、製作性がよく、低損失
でかつ低駆動電圧な半導体光スイッチおよびその製造方
法に関するものである。
でかつ低駆動電圧な半導体光スイッチおよびその製造方
法に関するものである。
【０００２】
【従来の技術】光変調や半導体光スイッチに適用する光
デバイスとして、多重量子井戸（Ｍｕｌｔｉｐｌｅ Ｑ
ｕａｎｔｕｍ Ｗｅｌｌ：以下、ＭＱＷと略す）半導体
材料を用いたものがある。これらの材料は大きな電気工
学効果を有しているので、高効率で小形の光変調器や光
スイッチ等種々の光デバイスを実現できるなどの特徴が
あり、これらの光デバイスの研究が進められている。
デバイスとして、多重量子井戸（Ｍｕｌｔｉｐｌｅ Ｑ
ｕａｎｔｕｍ Ｗｅｌｌ：以下、ＭＱＷと略す）半導体
材料を用いたものがある。これらの材料は大きな電気工
学効果を有しているので、高効率で小形の光変調器や光
スイッチ等種々の光デバイスを実現できるなどの特徴が
あり、これらの光デバイスの研究が進められている。
【０００３】図２０および図２１は、それぞれ、ＭＱＷ
を用いた従来の方向性結合器形光スイッチの斜視図およ
びそのＡＡ′線断面図である。図中、１はｐ形電極、２
はｐ+ −ＩｎＧａＡｓキャップ層、３はｐ−ＩｎＰクラ
ッド、４はｉ−ＩｎＰクラッド、５はｉ−ＭＱＷ層、６
はｎ−ＩｎＰ基板、７はｎ側電極である。この光スイッ
チを動作させるためには、２つのｐ側電極間にマイクロ
波信号を加えればよい。つまり、さらに、Ｉ、IIおよび
III は、それぞれ、光入力部、スイッチ部および光出力
部である。
を用いた従来の方向性結合器形光スイッチの斜視図およ
びそのＡＡ′線断面図である。図中、１はｐ形電極、２
はｐ+ −ＩｎＧａＡｓキャップ層、３はｐ−ＩｎＰクラ
ッド、４はｉ−ＩｎＰクラッド、５はｉ−ＭＱＷ層、６
はｎ−ＩｎＰ基板、７はｎ側電極である。この光スイッ
チを動作させるためには、２つのｐ側電極間にマイクロ
波信号を加えればよい。つまり、さらに、Ｉ、IIおよび
III は、それぞれ、光入力部、スイッチ部および光出力
部である。
【０００４】この光スイッチは、導波路に電界を直接に
印加し、ＭＱＷ構造に起因する電気光学効果により、導
波光の屈折率を変えてスイッチングを行う構造である。
印加し、ＭＱＷ構造に起因する電気光学効果により、導
波光の屈折率を変えてスイッチングを行う構造である。
【０００５】この方向性結合器形光スイッチを製作する
際の主な工程は次のようになる。
際の主な工程は次のようになる。
【０００６】図２２のように、ｎ−ＩｎＰ基板６の上
にｉ−ＭＱＷ層５、ｉ−ＩｎＰクラッド層４、ｐ−Ｉｎ
Ｐクラッド層３、およびｐ+ −ＩｎＧａＡｓキャップ層
２をこの順序に結晶成長する。
にｉ−ＭＱＷ層５、ｉ−ＩｎＰクラッド層４、ｐ−Ｉｎ
Ｐクラッド層３、およびｐ+ −ＩｎＧａＡｓキャップ層
２をこの順序に結晶成長する。
【０００７】フォトリソグラフィ技術により、図２３
のようにフォトレジスト８を形成する。
のようにフォトレジスト８を形成する。
【０００８】このフォトレジスト８をマスクとして、
ウェットエッチングあるいはドライエッチングにより図
２４のようなメサを形成する。
ウェットエッチングあるいはドライエッチングにより図
２４のようなメサを形成する。
【０００９】
【発明が解決しようとする課題】この従来の方向性結合
器形光スイッチでは、ｐ−ＩｎＰ層３とｉ−ＩｎＰ層４
との接触面でのｐ−ＩｎＰ層３の幅ＷやギャップＧの製
作時におけるばらつきが大きく、さらにはエッチングの
際に２つのメサが互いに対称には削れず、２つの導波路
の中心間の距離Ｓもばらつく可能性がある。これらのこ
とから方向性結合器の完全結合長を再現性よく実現する
ことが難しかった。
器形光スイッチでは、ｐ−ＩｎＰ層３とｉ−ＩｎＰ層４
との接触面でのｐ−ＩｎＰ層３の幅ＷやギャップＧの製
作時におけるばらつきが大きく、さらにはエッチングの
際に２つのメサが互いに対称には削れず、２つの導波路
の中心間の距離Ｓもばらつく可能性がある。これらのこ
とから方向性結合器の完全結合長を再現性よく実現する
ことが難しかった。
【００１０】また、図１７からわかるように、ＭＱＷ層
のウェルやバリアは光入力部Ｉ、スイッチ部IIおよび、
光出力部III とも同じ構成（つまり同じバンドギャッ
プ）である。従って、エキシトンによる吸収の影響のた
め、光入力部Ｉや光出力部IIIにおいても伝搬損失が大
きいという欠点があった。
のウェルやバリアは光入力部Ｉ、スイッチ部IIおよび、
光出力部III とも同じ構成（つまり同じバンドギャッ
プ）である。従って、エキシトンによる吸収の影響のた
め、光入力部Ｉや光出力部IIIにおいても伝搬損失が大
きいという欠点があった。
【００１１】さらに、コアであるｉ−ＭＱＷ層５内のウ
ェルの厚みが５８Å、バリアの厚みが５２Å（エキシト
ンピーク波長が約１．４４μｍとなる）、コアの厚みが
０．３μｍ、ｐ−ＩｎＰクラッド３の幅Ｗが１．５μｍ
の場合には、ｉ−ＩｎＰ層４の厚みが少なくとも０．２
μｍ程度はないと、方向性結合器形光導波路に基本モー
ドと１次の高次モード以外に２次以上の高次モードが立
つこととなり、クロストークが劣化することになる。従
って、ｉ−ＭＱＷ層５とｉ−ＩｎＰ層４の厚みの和が
０．５μｍ程度と厚くなってしまう。その結果、ｉ−Ｍ
ＱＷ層５内での電界強度が弱くなるので、外部から印加
する電圧、すなわち駆動電圧が高くなるという欠点があ
った。
ェルの厚みが５８Å、バリアの厚みが５２Å（エキシト
ンピーク波長が約１．４４μｍとなる）、コアの厚みが
０．３μｍ、ｐ−ＩｎＰクラッド３の幅Ｗが１．５μｍ
の場合には、ｉ−ＩｎＰ層４の厚みが少なくとも０．２
μｍ程度はないと、方向性結合器形光導波路に基本モー
ドと１次の高次モード以外に２次以上の高次モードが立
つこととなり、クロストークが劣化することになる。従
って、ｉ−ＭＱＷ層５とｉ−ＩｎＰ層４の厚みの和が
０．５μｍ程度と厚くなってしまう。その結果、ｉ−Ｍ
ＱＷ層５内での電界強度が弱くなるので、外部から印加
する電圧、すなわち駆動電圧が高くなるという欠点があ
った。
【００１２】そこで、本発明の目的は、これらの問題点
を解決し、製作性、伝搬損失および駆動電圧の点で優れ
た半導体光スイッチとその製造方法を提供することにあ
る。
を解決し、製作性、伝搬損失および駆動電圧の点で優れ
た半導体光スイッチとその製造方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、請求項１記載の本発明半導体光スイッチは、
スイッチ部および該スイッチ部に接続する光導波路を具
え、前記スイッチ部および前記光導波路は少なくとも量
子井戸もしくは多重量子井戸を光導波のためのコアとし
て基板上に配置した半導体光スイッチにおいて、領域選
択成長用のマスクによって規定され、前記基板上に配置
された前記量子井戸もしくは多重量子井戸による少なく
とも２本以上のコアと、該少なくとも２本以上のコアの
各々を覆って各コアの直上近傍に配設された導電媒質を
含むクラッドと、前記少なくとも２本以上のコアの直上
近傍の間に配設されて前記少なくとも２本以上のコアの
各間を電気的に絶縁する絶縁層とを具え、前記少なくと
も２本以上のコアを埋め込み構造としたことを特徴とす
る。
るために、請求項１記載の本発明半導体光スイッチは、
スイッチ部および該スイッチ部に接続する光導波路を具
え、前記スイッチ部および前記光導波路は少なくとも量
子井戸もしくは多重量子井戸を光導波のためのコアとし
て基板上に配置した半導体光スイッチにおいて、領域選
択成長用のマスクによって規定され、前記基板上に配置
された前記量子井戸もしくは多重量子井戸による少なく
とも２本以上のコアと、該少なくとも２本以上のコアの
各々を覆って各コアの直上近傍に配設された導電媒質を
含むクラッドと、前記少なくとも２本以上のコアの直上
近傍の間に配設されて前記少なくとも２本以上のコアの
各間を電気的に絶縁する絶縁層とを具え、前記少なくと
も２本以上のコアを埋め込み構造としたことを特徴とす
る。
【００１４】請求項２記載の発明は、請求項１記載の半
導体光スイッチにおいて、幅、厚みおよび膜質の少なく
とも１つを場所的に異ならしめたマスクを用いて前記量
子井戸もしくは多重量子井戸を領域選択成長させて、前
記量子井戸もしくは多重量子井戸を構成するウェルとバ
リアの厚みと組成の少なくとも１つを場所的に異ならし
めることにより、前記光導波路の前記量子井戸もしくは
多重量子井戸のバンドギャップを前記スイッチ部を構成
する前記量子井戸もしくは多重量子井戸のバンドギャッ
プよりも広くしたことを特徴とする。
導体光スイッチにおいて、幅、厚みおよび膜質の少なく
とも１つを場所的に異ならしめたマスクを用いて前記量
子井戸もしくは多重量子井戸を領域選択成長させて、前
記量子井戸もしくは多重量子井戸を構成するウェルとバ
リアの厚みと組成の少なくとも１つを場所的に異ならし
めることにより、前記光導波路の前記量子井戸もしくは
多重量子井戸のバンドギャップを前記スイッチ部を構成
する前記量子井戸もしくは多重量子井戸のバンドギャッ
プよりも広くしたことを特徴とする。
【００１５】請求項３記載の発明は、前記少なくとも２
本以上のコアと前記導電媒質を含むクラッドとの間に前
記基板よりも屈折率の高い材料の層を配設したことを特
徴とする。
本以上のコアと前記導電媒質を含むクラッドとの間に前
記基板よりも屈折率の高い材料の層を配設したことを特
徴とする。
【００１６】請求項４記載の本発明製造方法は、基板上
に、幅、厚み、膜質の少なくとも１つを場所的に異なら
しめたマスクをパターニング形成する工程と、前記マス
クを用いて前記基板上に量子井戸もしくは多重量子井戸
を含む領域を領域選択成長させて少なくとも２本以上の
コアを形成する工程と、前記少なくとも２本以上のコア
を覆うようにして導電媒質を含むクラッド層を再成長さ
せる工程と、前記導電媒質を含むクラッド層を前記少な
くとも２本以上のコアに対応してエッチングしてメサ形
状のクラッドを形成する工程と、前記メサ形状のクラッ
ドの周囲を絶縁層で埋め込む工程とを具えたことを特徴
とする。
に、幅、厚み、膜質の少なくとも１つを場所的に異なら
しめたマスクをパターニング形成する工程と、前記マス
クを用いて前記基板上に量子井戸もしくは多重量子井戸
を含む領域を領域選択成長させて少なくとも２本以上の
コアを形成する工程と、前記少なくとも２本以上のコア
を覆うようにして導電媒質を含むクラッド層を再成長さ
せる工程と、前記導電媒質を含むクラッド層を前記少な
くとも２本以上のコアに対応してエッチングしてメサ形
状のクラッドを形成する工程と、前記メサ形状のクラッ
ドの周囲を絶縁層で埋め込む工程とを具えたことを特徴
とする。
【００１７】請求項５記載の本発明製造方法は、幅、厚
み、膜質の少なくとも１つを場所的に異ならしめたマス
クを用いて前記量子井戸もしくは多重量子井戸を含む領
域を前記基板上に領域選択成長させて前記少なくとも２
本以上のコアを形成する工程と、前記少なくとも２本以
上のコアを覆うようにして前記導電媒質を含むクラッド
層を再成長させる工程と、前記導電媒質を含むクラッド
層を前記少なくとも２本以上のコアに対応してエッチン
グしてメサ形状のクラッドを形成する工程と、前記メサ
形状のクラッドの間を前記絶縁層で埋め込む工程とを含
むことを特徴とする。
み、膜質の少なくとも１つを場所的に異ならしめたマス
クを用いて前記量子井戸もしくは多重量子井戸を含む領
域を前記基板上に領域選択成長させて前記少なくとも２
本以上のコアを形成する工程と、前記少なくとも２本以
上のコアを覆うようにして前記導電媒質を含むクラッド
層を再成長させる工程と、前記導電媒質を含むクラッド
層を前記少なくとも２本以上のコアに対応してエッチン
グしてメサ形状のクラッドを形成する工程と、前記メサ
形状のクラッドの間を前記絶縁層で埋め込む工程とを含
むことを特徴とする。
【００１８】請求項６記載の発明は、請求項４または５
に記載の半導体光スイッチの製造方法において、前記メ
サ形状のクラッドの間を前記絶縁層で埋め込んだ後に導
電媒質を含む第２のクラッド層を再成長させる工程と、
該第２のクラッド層を前記少なくとも２本以上のコアに
対応してエッチングしてメサ形状の第２のクラッドを形
成する工程とをさらに含むことを特徴とする。
に記載の半導体光スイッチの製造方法において、前記メ
サ形状のクラッドの間を前記絶縁層で埋め込んだ後に導
電媒質を含む第２のクラッド層を再成長させる工程と、
該第２のクラッド層を前記少なくとも２本以上のコアに
対応してエッチングしてメサ形状の第２のクラッドを形
成する工程とをさらに含むことを特徴とする。
【００１９】請求項７記載の発明は、幅、厚み、膜質の
少なくとも１つを場所的に異ならしめた前記マスクを用
いて前記量子井戸もしくは多重量子井戸を含む領域を前
記基板上に領域選択成長させた後に、当該領域選択成長
により形成された領域をエッチングして前記少なくとも
２本以上のコアを形成することを特徴とする。
少なくとも１つを場所的に異ならしめた前記マスクを用
いて前記量子井戸もしくは多重量子井戸を含む領域を前
記基板上に領域選択成長させた後に、当該領域選択成長
により形成された領域をエッチングして前記少なくとも
２本以上のコアを形成することを特徴とする。
【００２０】請求項８記載の発明は、前記メサ形状のク
ラッドの少なくとも一部を領域選択成長により成長させ
ることを特徴とする。
ラッドの少なくとも一部を領域選択成長により成長させ
ることを特徴とする。
【００２１】
【作用】本発明半導体光スイッチでは、領域選択成長用
のマスクを用いて成長させた少なくとも２本以上のコア
とこれらコアの直上近傍を覆って配設された導電媒質を
含むメサ形状のクラッドとを具備し、スイッチ部の光導
波路のコアを構成するＭＱＷのバンドギャップよりもス
イッチ部以外の光導波路のコアを構成するＭＱＷのバン
ドギャップを広くし、メサ形状のクラッド間に絶縁層を
設けることにより、少なくとも２本以上のコア間を電気
的に絶縁したので、従来技術とは、領域選択成長により
形成したコアの本数、導電媒質を含むクラッドと絶縁層
の配置、および２本のコアが埋め込み構造となっている
点が構造的に異なる。
のマスクを用いて成長させた少なくとも２本以上のコア
とこれらコアの直上近傍を覆って配設された導電媒質を
含むメサ形状のクラッドとを具備し、スイッチ部の光導
波路のコアを構成するＭＱＷのバンドギャップよりもス
イッチ部以外の光導波路のコアを構成するＭＱＷのバン
ドギャップを広くし、メサ形状のクラッド間に絶縁層を
設けることにより、少なくとも２本以上のコア間を電気
的に絶縁したので、従来技術とは、領域選択成長により
形成したコアの本数、導電媒質を含むクラッドと絶縁層
の配置、および２本のコアが埋め込み構造となっている
点が構造的に異なる。
【００２２】従って、本発明によれば、ＭＱＷコアの幅
を精度よく規定できるので、方向性結合器の完全結合長
を再現性よく実現できる。しかもまた、本発明によれ
ば、光入力部や光出力部のＭＱＷ層のバンドギャップを
光スイッチ部のＭＱＷ層のバンドギャップよりも広く設
定することができるので、光入力部や光出力部における
光の伝搬損失を小さくできる。
を精度よく規定できるので、方向性結合器の完全結合長
を再現性よく実現できる。しかもまた、本発明によれ
ば、光入力部や光出力部のＭＱＷ層のバンドギャップを
光スイッチ部のＭＱＷ層のバンドギャップよりも広く設
定することができるので、光入力部や光出力部における
光の伝搬損失を小さくできる。
【００２３】また、本発明製造方法においては、コアを
領域選択成長により成長させるため、製造方法のトレラ
ンスが厳しいコア幅を領域選択成長用マスクのパターン
精度により正確に制御することができ、あるいはエッチ
ングによりコア幅を規定する場合にもエッチングの厚み
が薄くて済み、コア幅を精度よくかつ再現性よく実現で
きる。
領域選択成長により成長させるため、製造方法のトレラ
ンスが厳しいコア幅を領域選択成長用マスクのパターン
精度により正確に制御することができ、あるいはエッチ
ングによりコア幅を規定する場合にもエッチングの厚み
が薄くて済み、コア幅を精度よくかつ再現性よく実現で
きる。
【００２４】本発明によれば、以上のように、製作性、
伝搬損失および駆動電圧の点で優れた半導体光スイッチ
とその製造方法を提供できる。
伝搬損失および駆動電圧の点で優れた半導体光スイッチ
とその製造方法を提供できる。
【００２５】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２６】ここで、光スイッチが概略として図２０に
示した方向性結合器を構成し、結晶成長技術としてはＭ
ＯＶＰＥあるいはＭＯＣＶＤを用いる場合を例として考
える。本発明の半導体光スイッチの製造手順を主として
図１に示すＢＢ′線断面、すなわち図２に示すスイッチ
部IIについて述べ、その説明の中で本発明の構造につい
て述べる。
示した方向性結合器を構成し、結晶成長技術としてはＭ
ＯＶＰＥあるいはＭＯＣＶＤを用いる場合を例として考
える。本発明の半導体光スイッチの製造手順を主として
図１に示すＢＢ′線断面、すなわち図２に示すスイッチ
部IIについて述べ、その説明の中で本発明の構造につい
て述べる。
【００２７】（実施例１） ｎ+ −ＩｎＰ基板６の上に領域選択成長（文献：１９
９１年電子情報通信学会秋期大会Ｃ−１３３）用のマス
クを形成するために、図２に点線で示すように、まずＳ
ｉＯ2 層１００を全面に堆積する。
９１年電子情報通信学会秋期大会Ｃ−１３３）用のマス
クを形成するために、図２に点線で示すように、まずＳ
ｉＯ2 層１００を全面に堆積する。
【００２８】図１に示す平面図および図２に示す断面
図のように、ＳｉＯ2 層１００をパターニングして領域
選択成長用ＳｉＯ2 マスク１０１を形成する。ここで、
ＳｉＯ2 層１００の厚みは１０００Åから２０００Å程
度であるから、極めて精度よくパターニングできる。
図のように、ＳｉＯ2 層１００をパターニングして領域
選択成長用ＳｉＯ2 マスク１０１を形成する。ここで、
ＳｉＯ2 層１００の厚みは１０００Åから２０００Å程
度であるから、極めて精度よくパターニングできる。
【００２９】図３に示すように、ＳｉＯ2 マスク１０
１をマスクとしてＭＱＷ層５を領域選択成長させる。Ｍ
ＱＷ層５の厚みは例えば０．２μｍ程度とする。前述し
たように、ＳｉＯ2 マスク１０１は極めて精度よくパタ
ーニングできているので、光導波路のコアとなるｉ−Ｍ
ＱＷ層５の幅の製作精度も大変よい。ここで、ｉ−ＭＱ
Ｗ層５の幅Ｗは１．５μｍ程度、ギャップＧは１．２μ
ｍ程度であり、従ってコアの中心間距離Ｓは２．７μｍ
程度となる。
１をマスクとしてＭＱＷ層５を領域選択成長させる。Ｍ
ＱＷ層５の厚みは例えば０．２μｍ程度とする。前述し
たように、ＳｉＯ2 マスク１０１は極めて精度よくパタ
ーニングできているので、光導波路のコアとなるｉ−Ｍ
ＱＷ層５の幅の製作精度も大変よい。ここで、ｉ−ＭＱ
Ｗ層５の幅Ｗは１．５μｍ程度、ギャップＧは１．２μ
ｍ程度であり、従ってコアの中心間距離Ｓは２．７μｍ
程度となる。
【００３０】このとき、図１の平面図からわかるよう
に、光入力部Ｉや光出力部III のＳｉＯ2 マスク１０１
の幅はスイッチ部IIのＳｉＯ2 マスク１０１の幅より狭
くしている。従って、光入力部Ｉと光出力部III に形成
されるＭＱＷ層５のエキシトンピーク波長は光スイッチ
部IIにおけるＭＱＷ層５のエキシトンピーク波長よりも
短波長化され、光入力部Ｉと光出力部III における吸
収、すなわち伝搬損失を低減できる。
に、光入力部Ｉや光出力部III のＳｉＯ2 マスク１０１
の幅はスイッチ部IIのＳｉＯ2 マスク１０１の幅より狭
くしている。従って、光入力部Ｉと光出力部III に形成
されるＭＱＷ層５のエキシトンピーク波長は光スイッチ
部IIにおけるＭＱＷ層５のエキシトンピーク波長よりも
短波長化され、光入力部Ｉと光出力部III における吸
収、すなわち伝搬損失を低減できる。
【００３１】なお、部分IVおよびＶに形成されるＭＱＷ
層は本発明の原理を説明する上で本質的ではないので省
略することにする。
層は本発明の原理を説明する上で本質的ではないので省
略することにする。
【００３２】ＳｉＯ2 マスク１０１を除去した後、図
４に示すように、ｉ−ＩｎＰ層１０２とエッチストップ
層として、基板６より屈折率の高い材料、例えばｉ−Ｉ
ｎＧａＡｓＰ層１０３（例えばバンドギャップ波長１．
３μｍ）を各々成長する。
４に示すように、ｉ−ＩｎＰ層１０２とエッチストップ
層として、基板６より屈折率の高い材料、例えばｉ−Ｉ
ｎＧａＡｓＰ層１０３（例えばバンドギャップ波長１．
３μｍ）を各々成長する。
【００３３】次に、ｐ−ＩｎＰ層１０４およびｐ+ −
ＩｎＧａＡｓキャップ層１０５をｉ−ＩｎＧａＡｓＰ層
１０３の上に全面にわたって各々厚み１．５μｍ程度お
よび０．３μｍ程度成長させる。ｐ−ＩｎＰ層１０４は
導電媒質を含むクラッド層を構成する。キャップ層１０
５の上に選択成長用ＳｉＯ2 マスク１０６およびフォト
レジスタ１０７を全面に被着した後、図５に示すよう
に、ｉ−ＭＱＷ層５にほぼ対応して、ＳｉＯ2 マスク１
０６およびフォトレジスト１０７をパターニングする。
ＩｎＧａＡｓキャップ層１０５をｉ−ＩｎＧａＡｓＰ層
１０３の上に全面にわたって各々厚み１．５μｍ程度お
よび０．３μｍ程度成長させる。ｐ−ＩｎＰ層１０４は
導電媒質を含むクラッド層を構成する。キャップ層１０
５の上に選択成長用ＳｉＯ2 マスク１０６およびフォト
レジスタ１０７を全面に被着した後、図５に示すよう
に、ｉ−ＭＱＷ層５にほぼ対応して、ＳｉＯ2 マスク１
０６およびフォトレジスト１０７をパターニングする。
【００３４】フォトレジスト１０７をマスクとして、
ドライエッチング技術やウェットエッチング技術を用い
て図６のようにｐ−ＩｎＰ層１０４をエッチングしてメ
サ形状のクラッドを形成する。なお、光導波路の長手方
向では、スイッチ部分のみ残して光入力部Ｉおよび光出
力部III のｐ−ＩｎＰを除去した方がキャパシタンスお
よび光の伝搬損失低減の観点から望ましい。ここで、ウ
ェットエッチングの場合には、エッチストップ層である
ｉ−ＩｎＧａＡｓ層１０３があるため、エッチングは自
動的にこのｉ−ＩｎＧａＡｓＰ層１０３の直上で止ま
る。なお、図６ではｐ−ＩｎＰ層１０４の幅がｉ−ＭＱ
Ｗ層５の幅より広いとしているが、これとは逆に狭くて
もよい。
ドライエッチング技術やウェットエッチング技術を用い
て図６のようにｐ−ＩｎＰ層１０４をエッチングしてメ
サ形状のクラッドを形成する。なお、光導波路の長手方
向では、スイッチ部分のみ残して光入力部Ｉおよび光出
力部III のｐ−ＩｎＰを除去した方がキャパシタンスお
よび光の伝搬損失低減の観点から望ましい。ここで、ウ
ェットエッチングの場合には、エッチストップ層である
ｉ−ＩｎＧａＡｓ層１０３があるため、エッチングは自
動的にこのｉ−ＩｎＧａＡｓＰ層１０３の直上で止ま
る。なお、図６ではｐ−ＩｎＰ層１０４の幅がｉ−ＭＱ
Ｗ層５の幅より広いとしているが、これとは逆に狭くて
もよい。
【００３５】フォトレジスト１０７を除去した後、Ｓ
ｉＯ2 マスク１０６をマスクとして、図７のように、ｉ
−ＩｎＰあるいはＦｅドープＩｎＰ等の電気的絶縁層１
０８により、メサ形状のクラッド間の埋め込みを行う。
この絶縁層１０８としては、半絶縁性の材料をも含む広
義の絶縁材料で構成することができる。
ｉＯ2 マスク１０６をマスクとして、図７のように、ｉ
−ＩｎＰあるいはＦｅドープＩｎＰ等の電気的絶縁層１
０８により、メサ形状のクラッド間の埋め込みを行う。
この絶縁層１０８としては、半絶縁性の材料をも含む広
義の絶縁材料で構成することができる。
【００３６】ここで、電極７を基板６の下面に被着す
る。なお、この電極７を被着するのはこの工程に限られ
ず、図３〜図６のいずれの工程で行ってもよい。
る。なお、この電極７を被着するのはこの工程に限られ
ず、図３〜図６のいずれの工程で行ってもよい。
【００３７】最後に、図示していないが、ＳｉＯ2 マ
スク１０６を除去し、電極付けをして光スイッチができ
あがる。
スク１０６を除去し、電極付けをして光スイッチができ
あがる。
【００３８】（実施例２）ｐ−ＩｎＰクラッド層１０４
により形成されるメサ（図６）が高く、図７に示したよ
うに電気的絶縁層１０８による埋め込みが困難な場合に
は、以下の方法を用いることができる。
により形成されるメサ（図６）が高く、図７に示したよ
うに電気的絶縁層１０８による埋め込みが困難な場合に
は、以下の方法を用いることができる。
【００３９】上述した工程からと同じ処理を行っ
て、図８および図９に示すような構造を得る。引き続い
て、図１０のように、ｐ−ＩｎＰ層１０４を１μｍもし
くはそれ以下に比較的薄く堆積した後、ＳｉＯ2 マスク
１０６およびフォトレジスト１０７を全面に被着し、Ｓ
ｉＯ2 マスク１０６およびフォトレジスト１０７をパタ
ーニングする。
て、図８および図９に示すような構造を得る。引き続い
て、図１０のように、ｐ−ＩｎＰ層１０４を１μｍもし
くはそれ以下に比較的薄く堆積した後、ＳｉＯ2 マスク
１０６およびフォトレジスト１０７を全面に被着し、Ｓ
ｉＯ2 マスク１０６およびフォトレジスト１０７をパタ
ーニングする。
【００４０】このパターン化されたフォトレジストマス
ク１０７をマスクとして、ｐ−ＩｎＰ層１０４をエッチ
ングした後、図１１のようにフォトレジストマスク１０
７を除去し、図１２のようにＳｉＯ2 マスク１０６をマ
スクとして、メサ間を電気的絶縁層１０８により埋め込
む。
ク１０７をマスクとして、ｐ−ＩｎＰ層１０４をエッチ
ングした後、図１１のようにフォトレジストマスク１０
７を除去し、図１２のようにＳｉＯ2 マスク１０６をマ
スクとして、メサ間を電気的絶縁層１０８により埋め込
む。
【００４１】次に、図１３のように、ｐ−ＩｎＰ層１０
４およびＳｉＯ2マスク１０６の上にｐ−ＩｎＰ層１０
９を成長させた後、図１４のように２つのｐ−ＩｎＰ層
１０９の間をエッチングして電気的に絶縁する。
４およびＳｉＯ2マスク１０６の上にｐ−ＩｎＰ層１０
９を成長させた後、図１４のように２つのｐ−ＩｎＰ層
１０９の間をエッチングして電気的に絶縁する。
【００４２】ここで、電極７を基板６の下面に被着す
る。なお、この電極７を被着するのはこの工程に限られ
ず、図８〜図１３のいずれの工程で行ってもよい。
る。なお、この電極７を被着するのはこの工程に限られ
ず、図８〜図１３のいずれの工程で行ってもよい。
【００４３】最後に、図示はしていないが、ＳｉＯ2 マ
スク１０６を除去し、電極付けをする。
スク１０６を除去し、電極付けをする。
【００４４】（実施例３）さらに、上記製作手順のの
後に、図１５に示すように、層１０３上にＳｉＯ2 マス
ク１０６を形成してから、領域選択成長により、ｐ−Ｉ
ｎＰ層１０４とｐ+ −ＩｎＧａＡｓ層１０５を成長させ
てメサを形成し、その後、図７に示すように、メサ間を
電気的絶縁層１０８で埋め込んでもよい。
後に、図１５に示すように、層１０３上にＳｉＯ2 マス
ク１０６を形成してから、領域選択成長により、ｐ−Ｉ
ｎＰ層１０４とｐ+ −ＩｎＧａＡｓ層１０５を成長させ
てメサを形成し、その後、図７に示すように、メサ間を
電気的絶縁層１０８で埋め込んでもよい。
【００４５】一方、ｐ−ＩｎＰ層１０４のメサの高さが
高く、電気的絶縁層１０８による埋め込みが困難な場合
には、図１５において、ｐ−ＩｎＰ層１０４を１μｍも
しくはそれ以下の厚みに領域選択成長させておき、図１
２の場合と同様に電気的絶縁層１０８で埋め込み、さら
にｐ−ＩｎＰ層１０９（図１３）を成長させるという方
法を用いてもよい。
高く、電気的絶縁層１０８による埋め込みが困難な場合
には、図１５において、ｐ−ＩｎＰ層１０４を１μｍも
しくはそれ以下の厚みに領域選択成長させておき、図１
２の場合と同様に電気的絶縁層１０８で埋め込み、さら
にｐ−ＩｎＰ層１０９（図１３）を成長させるという方
法を用いてもよい。
【００４６】本発明の光スイッチでは、ｉ−ＩｎＰ層１
０２を薄くすることにより駆動電圧を低減できる。な
お、ｉ−ＩｎＧａＡｓＰ層１０３はｐ−ＩｎＰ層１０４
を成長させるときに除去してもよい。
０２を薄くすることにより駆動電圧を低減できる。な
お、ｉ−ＩｎＧａＡｓＰ層１０３はｐ−ＩｎＰ層１０４
を成長させるときに除去してもよい。
【００４７】なお、領域選択成長を行う場合、マスクの
膜質，形状，幅，厚み等を場所的に変えてもよいことは
言うまでもない。その詳細例については、本願人の先の
出願に係る特願平３−２４１５９０号に開示のものを用
いることができる。また、ＳｉＯ2 以外のマスク材料を
用いてもよい。本発明では、これにより、ＭＱＷ層５を
構成するウェルとバリアの厚みと組成の少なくとも１つ
を場所的に異ならしめて、光入力部Ｉおよび光出力部II
I の光導波路のＭＱＷ層５のバンドギャップをスイッチ
部IIのＭＱＷ層５のバンドギャップよりも広くすること
が必要である。
膜質，形状，幅，厚み等を場所的に変えてもよいことは
言うまでもない。その詳細例については、本願人の先の
出願に係る特願平３−２４１５９０号に開示のものを用
いることができる。また、ＳｉＯ2 以外のマスク材料を
用いてもよい。本発明では、これにより、ＭＱＷ層５を
構成するウェルとバリアの厚みと組成の少なくとも１つ
を場所的に異ならしめて、光入力部Ｉおよび光出力部II
I の光導波路のＭＱＷ層５のバンドギャップをスイッチ
部IIのＭＱＷ層５のバンドギャップよりも広くすること
が必要である。
【００４８】さらにまた、ｉ−ＩｎＰ層１０２の代わり
に、より屈折率の高いｉ−ＩｎＧａＡｓＰを用いれば方
向性結合器の完全結合長を調節できるという利点が生じ
る。 （実施例４）本発明のその他の実施例としては、ｉ−Ｍ
ＱＷ層５を図３に示した領域選択成長のみにより形成し
ないで、エッチングを併用する方法もある。すなわち、
図１に示したスイッチ部IIの部分について、図２に示し
た中央の部分IVにおいて、中央のＳｉＯ2 マスク１０１
を設けることなく、図１６に示すように、ｉ−ＭＱＷ層
５をｎ−ＩｎＰ基板６の上に、両側のＳｉＯ2 マスク１
０１の間で全面に堆積させる。ここで、両側のＳｉＯ2
マスク１０１の幅が広いので、その間に形成されるｉ−
ＭＱＷ層５の厚さは、ＳｉＯ2 マスク１０１の幅が狭い
光入出力部I,III でのｉ−ＭＱＷ層５の厚さより厚くな
る。ついで、ＳｉＯ2 マスク１０１をフッ酸で除去した
後、図１７に示すように、フォトレジストをスピンコー
ト法で塗布し、ついでパターニングしてから、このフォ
トレジストパターン１１０をマスクとして、ｉ−ＭＱＷ
層５をエッチングする。これにより、図１８に示すよう
に、２つのコアに相当するようにパターン化されたｉ−
ＭＱＷ層５が得られる。これら２つのパターン化ｉ−Ｍ
ＱＷ層５は図３に示した２つのｉ−ＭＱＷ層５に対応す
る。この場合、上述した実施例と異なり、エッチング量
がｉ−ＭＱＷ層５の厚み程度でよいので、ｉ−ＭＱＷ層
５の幅を精度よく規定できる。後の工程は図４以降ある
いは図９以降と同じである。
に、より屈折率の高いｉ−ＩｎＧａＡｓＰを用いれば方
向性結合器の完全結合長を調節できるという利点が生じ
る。 （実施例４）本発明のその他の実施例としては、ｉ−Ｍ
ＱＷ層５を図３に示した領域選択成長のみにより形成し
ないで、エッチングを併用する方法もある。すなわち、
図１に示したスイッチ部IIの部分について、図２に示し
た中央の部分IVにおいて、中央のＳｉＯ2 マスク１０１
を設けることなく、図１６に示すように、ｉ−ＭＱＷ層
５をｎ−ＩｎＰ基板６の上に、両側のＳｉＯ2 マスク１
０１の間で全面に堆積させる。ここで、両側のＳｉＯ2
マスク１０１の幅が広いので、その間に形成されるｉ−
ＭＱＷ層５の厚さは、ＳｉＯ2 マスク１０１の幅が狭い
光入出力部I,III でのｉ−ＭＱＷ層５の厚さより厚くな
る。ついで、ＳｉＯ2 マスク１０１をフッ酸で除去した
後、図１７に示すように、フォトレジストをスピンコー
ト法で塗布し、ついでパターニングしてから、このフォ
トレジストパターン１１０をマスクとして、ｉ−ＭＱＷ
層５をエッチングする。これにより、図１８に示すよう
に、２つのコアに相当するようにパターン化されたｉ−
ＭＱＷ層５が得られる。これら２つのパターン化ｉ−Ｍ
ＱＷ層５は図３に示した２つのｉ−ＭＱＷ層５に対応す
る。この場合、上述した実施例と異なり、エッチング量
がｉ−ＭＱＷ層５の厚み程度でよいので、ｉ−ＭＱＷ層
５の幅を精度よく規定できる。後の工程は図４以降ある
いは図９以降と同じである。
【００４９】さらにまた、もしも、実施例１において、
ｉ−ＭＱＷ層５への光の閉じ込めが強く、所望の結合長
を得るにはｉ−ＭＱＷコア５のギャップが狭すぎる場合
には、符号１０２で示したｉ層としてＩｎＰの代わりに
より屈折率が高いｉ−ＩｎＧａＡｓＰを用いれば、２つ
のＭＱＷコア５の間を導波する光の結合が強くなり、所
望の結合長を得るためのギャップを広くすることがで
き、絶縁層１０８による埋め込みが容易となる。
ｉ−ＭＱＷ層５への光の閉じ込めが強く、所望の結合長
を得るにはｉ−ＭＱＷコア５のギャップが狭すぎる場合
には、符号１０２で示したｉ層としてＩｎＰの代わりに
より屈折率が高いｉ−ＩｎＧａＡｓＰを用いれば、２つ
のＭＱＷコア５の間を導波する光の結合が強くなり、所
望の結合長を得るためのギャップを広くすることがで
き、絶縁層１０８による埋め込みが容易となる。
【００５０】図１９には、ＭＱＷコア５の厚みが０．２
μｍで、かつ導波路中心間距離Ｓを２．７μｍと固定し
た場合について方向性結合器の完全結合長Ｌ0 とＭＱＷ
コアの幅Ｗとの関係を示す。図１９から、ＭＱＷコア幅
が１．２μｍを中心として方向性結合器のクロストーク
を−２０ｄＢ以下に抑えるためには０．３μｍの偏差が
許容できることがわかる。実験的には、１ｃｍのチップ
内で０．２μｍ以下の偏差でマスクをパターニングでき
ることを確認しているので、本発明の半導体光スイッチ
は充分実現可能であるといえる。また、構造を最適化す
ることにより、製作のトレランスが緩い領域を、例えば
ＭＱＷコアの幅が１．５μｍとなるようにして定めるこ
ともできることは言うまでもない。
μｍで、かつ導波路中心間距離Ｓを２．７μｍと固定し
た場合について方向性結合器の完全結合長Ｌ0 とＭＱＷ
コアの幅Ｗとの関係を示す。図１９から、ＭＱＷコア幅
が１．２μｍを中心として方向性結合器のクロストーク
を−２０ｄＢ以下に抑えるためには０．３μｍの偏差が
許容できることがわかる。実験的には、１ｃｍのチップ
内で０．２μｍ以下の偏差でマスクをパターニングでき
ることを確認しているので、本発明の半導体光スイッチ
は充分実現可能であるといえる。また、構造を最適化す
ることにより、製作のトレランスが緩い領域を、例えば
ＭＱＷコアの幅が１．５μｍとなるようにして定めるこ
ともできることは言うまでもない。
【００５１】なお、以上の構成を光スイッチ部分のみに
用い、それ以外の箇所の光導波路のコアにはバンドギャ
ップが広い材料を用い、かかる光導波路と光スイッチ部
とはバットジョイント技術で接続し、さらには半絶縁性
ＩｎＰなどによるクラッドを形成することにより、光ス
イッチ部以外での光の伝搬損失を低減して、挿入損失を
低く抑えることができる。
用い、それ以外の箇所の光導波路のコアにはバンドギャ
ップが広い材料を用い、かかる光導波路と光スイッチ部
とはバットジョイント技術で接続し、さらには半絶縁性
ＩｎＰなどによるクラッドを形成することにより、光ス
イッチ部以外での光の伝搬損失を低減して、挿入損失を
低く抑えることができる。
【００５２】以上の説明では、ｉ−ＭＱＷ層５のウェル
／バリアとしてＩｎＧａＡｓ／ＩｎＡｌＡｓの例を示し
たが、ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓやＩｎＧａＡｓ
／ＩｎＧａＡｓＰ等その他の材料でもよい。特に、Ｉｎ
ＧａＡｓ／ＩｎＧａＡｓＰの構成では領域選択成長の効
果が著しい。
／バリアとしてＩｎＧａＡｓ／ＩｎＡｌＡｓの例を示し
たが、ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓやＩｎＧａＡｓ
／ＩｎＧａＡｓＰ等その他の材料でもよい。特に、Ｉｎ
ＧａＡｓ／ＩｎＧａＡｓＰの構成では領域選択成長の効
果が著しい。
【００５３】なお、以上の各実施例では、基板６として
ｎ−ＩｎＰ基板を用いたが、基板６はこの例にのみ限ら
れるものではなく、たとえばｐ−ＩｎＰ基板を用いるこ
ともできる。
ｎ−ＩｎＰ基板を用いたが、基板６はこの例にのみ限ら
れるものではなく、たとえばｐ−ＩｎＰ基板を用いるこ
ともできる。
【００５４】さらにまた、以上では、本発明を方向性結
合器形光スイッチの場合について説明したが、２本のコ
アに２個の３ｄＢカップラを設けて構成したマッハツェ
ンダ形干渉系を有し、その分岐および干渉動作によりス
イッチングを行うマッハツェンダ形光スイッチについて
も本発明を適用できることは言うまでもない。さらに、
光導波路の光出射端のコアの厚みをも領域選択成長技術
により薄くすれば、外部光導波路との結合損失を一層低
減できる。
合器形光スイッチの場合について説明したが、２本のコ
アに２個の３ｄＢカップラを設けて構成したマッハツェ
ンダ形干渉系を有し、その分岐および干渉動作によりス
イッチングを行うマッハツェンダ形光スイッチについて
も本発明を適用できることは言うまでもない。さらに、
光導波路の光出射端のコアの厚みをも領域選択成長技術
により薄くすれば、外部光導波路との結合損失を一層低
減できる。
【００５５】
【発明の効果】以上のように、本発明によれば、ＭＱＷ
コアの幅を精度よく規定できるので、方向性結合器の完
全結合長を再現性よく実現できる。しかもまた、本発明
によれば、光入力部や光出力部のＭＱＷ層のバンドギャ
ップを光スイッチ部のＭＱＷ層のバンドギャップよりも
広く設定することができるので、光入力部や光出力部に
おける光の伝搬損失を小さくできる。さらにまた、本発
明では、２次以上の高次モードの励振条件はＭＱＷ層の
厚みと幅のみで決まるため、ＭＱＷ層上のｉ−ＩｎＰ層
を薄くする（あるいはなくてもよい）ことにより、ＭＱ
Ｗ層内での内部電界強度を高くすることができ、以て駆
動電圧を低減できる。本発明によれば、以上のように、
製作性、伝搬損失および駆動電圧の点で優れた半導体光
スイッチとその製造方法を提供できる。
コアの幅を精度よく規定できるので、方向性結合器の完
全結合長を再現性よく実現できる。しかもまた、本発明
によれば、光入力部や光出力部のＭＱＷ層のバンドギャ
ップを光スイッチ部のＭＱＷ層のバンドギャップよりも
広く設定することができるので、光入力部や光出力部に
おける光の伝搬損失を小さくできる。さらにまた、本発
明では、２次以上の高次モードの励振条件はＭＱＷ層の
厚みと幅のみで決まるため、ＭＱＷ層上のｉ−ＩｎＰ層
を薄くする（あるいはなくてもよい）ことにより、ＭＱ
Ｗ層内での内部電界強度を高くすることができ、以て駆
動電圧を低減できる。本発明によれば、以上のように、
製作性、伝搬損失および駆動電圧の点で優れた半導体光
スイッチとその製造方法を提供できる。
【図１】本発明の第１の実施例を説明するための平面図
である。
である。
【図２】本発明の第１の実施例を説明するための断面図
である。
である。
【図３】本発明の第１の実施例を説明するための断面図
である。
である。
【図４】本発明の第１の実施例を説明するための断面図
である。
である。
【図５】本発明の第１の実施例を説明するための断面図
である。
である。
【図６】本発明の第１の実施例を説明するための断面図
である。
である。
【図７】本発明の第１の実施例を説明するための断面図
である。
である。
【図８】本発明の第２の実施例を説明するための断面図
である。
である。
【図９】本発明の第２の実施例を説明するための断面図
である。
である。
【図１０】本発明の第２の実施例を説明するための断面
図である。
図である。
【図１１】本発明の第２の実施例を説明するための断面
図である。
図である。
【図１２】本発明の第２の実施例を説明するための断面
図である。
図である。
【図１３】本発明の第２の実施例を説明するための断面
図である。
図である。
【図１４】本発明の第２の実施例を説明するための断面
図である。
図である。
【図１５】本発明の他の実施例を説明するための断面図
である。
である。
【図１６】本発明のさらに他の実施例を説明するための
断面図である。
断面図である。
【図１７】本発明のさらに他の実施例を説明するための
断面図である。
断面図である。
【図１８】本発明のさらに他の実施例を説明するための
断面図である。
断面図である。
【図１９】本発明実施例における完全結合長Ｌ0 とコア
幅Ｗとの関係の一例を示す特性図である。
幅Ｗとの関係の一例を示す特性図である。
【図２０】従来の方向性結合器形光スイッチの一例を示
す斜視図である。
す斜視図である。
【図２１】図２０に示した従来の方向性結合器形光スイ
ッチにおけるスイッチ部のＡＡ′線断面図である。
ッチにおけるスイッチ部のＡＡ′線断面図である。
【図２２】従来の方向性結合器形光スイッチの製作法を
説明する図である。
説明する図である。
【図２３】従来の方向性結合器形光スイッチの製作法を
説明する図である。
説明する図である。
【図２４】実際に製作した従来の方向性結合形光スイッ
チの断面図である。
チの断面図である。
【符号の説明】 １ ｐ形電極 ２ ｐ+ −ＩｎＧａＡｓキャップ層 ３ ｐ−ＩｎＰクラッド ４ ｉ−ＩｎＰクラッド ５ ｉ−ＭＱＷ層 ６ ｎ−ＩｎＰ基板 ７ ｎ側電極 ８ フォトレジスト １００ ＳｉＯ2 層 １０１ 選択成長用ＳｉＯ2 マスク １０２ ｉ−ＩｎＰ層 １０３ ｉ−ＩｎＧａＡｓＰ層 １０４ ｐ−ＩｎＰ層 １０５ ｐ+ −ＩｎＧａＡｓキャップ層 １０６ 選択成長用ＳｉＯ2 マスク １０７ フォトレジストマスク １０８ 埋め込み用電気的絶縁層 １０９ ｐ−ＩｎＰ層 １１０ フォトレジストパターン
Claims (8)
- 【請求項１】 スイッチ部および該スイッチ部に接続す
る光導波路を具え、前記スイッチ部および前記光導波路
は少なくとも量子井戸もしくは多重量子井戸を光導波の
ためのコアとして基板上に配置した半導体光スイッチに
おいて、 領域選択成長用のマスクによって規定され、前記基板上
に配置された前記量子井戸もしくは多重量子井戸による
少なくとも２本以上のコアと、 該少なくとも２本以上のコアの各々を覆って各コアの直
上近傍に配設された導電媒質を含むクラッドと、 前記少なくとも２本以上のコアの直上近傍の間に配設さ
れて前記少なくとも２本以上のコアの各間を電気的に絶
縁する絶縁層とを具え、前記少なくとも２本以上のコア
を埋め込み構造としたことを特徴とする半導体光スイッ
チ。 - 【請求項２】 請求項１記載の半導体光スイッチにおい
て、幅、厚みおよび膜質の少なくとも１つを場所的に異
ならしめたマスクを用いて前記量子井戸もしくは多重量
子井戸を領域選択成長させて、前記量子井戸もしくは多
重量子井戸を構成するウェルとバリアの厚みと組成の少
なくとも１つを場所的に異ならしめることにより、前記
光導波路の前記量子井戸もしくは多重量子井戸のバンド
ギャップを前記スイッチ部を構成する前記量子井戸もし
くは多重量子井戸のバンドギャップよりも広くしたこと
を特徴とする半導体光スイッチ。 - 【請求項３】 請求項１または２に記載の半導体光スイ
ッチにおいて、前記少なくとも２本以上のコアと前記導
電媒質を含むクラッドとの間に前記基板よりも屈折率の
高い材料の層を配設したことを特徴とする半導体光スイ
ッチ。 - 【請求項４】 基板上に、幅、厚み、膜質の少なくとも
１つを場所的に異ならしめたマスクをパターニング形成
する工程と、 前記マスクを用いて前記基板上に量子井戸もしくは多重
量子井戸を含む領域を領域選択成長させて少なくとも２
本以上のコアを形成する工程と、 前記少なくとも２本以上のコアを覆うようにして導電媒
質を含むクラッド層を再成長させる工程と、 前記導電媒質を含むクラッド層を前記少なくとも２本以
上のコアに対応してエッチングしてメサ形状のクラッド
を形成する工程と、 前記メサ形状のクラッドの周囲を絶縁層で埋め込む工程
とを具えたことを特徴とする半導体光スイッチの製造方
法。 - 【請求項５】 請求項１ないし３のいずれかに記載の半
導体光スイッチを製造するにあたって、 幅、厚み、膜質の少なくとも１つを場所的に異ならしめ
たマスクを用いて前記量子井戸もしくは多重量子井戸を
含む領域を前記基板上に領域選択成長させて前記少なく
とも２本以上のコアを形成する工程と、 前記少なくとも２本以上のコアを覆うようにして前記導
電媒質を含むクラッド層を再成長させる工程と、 前記導電媒質を含むクラッド層を前記少なくとも２本以
上のコアに対応してエッチングしてメサ形状のクラッド
を形成する工程と、 前記メサ形状のクラッドの間を前記絶縁層で埋め込む工
程とを含むことを特徴とする半導体光スイッチの製造方
法。 - 【請求項６】 請求項４または５に記載の半導体光スイ
ッチの製造方法において、前記メサ形状のクラッドの間
を前記絶縁層で埋め込んだ後に導電媒質を含む第２のク
ラッド層を再成長させる工程と、 該第２のクラッド層を前記少なくとも２本以上のコアに
対応してエッチングしてメサ形状の第２のクラッドを形
成する工程とをさらに含むことを特徴とする半導体光ス
イッチの製造方法。 - 【請求項７】 請求項４ないし６のいずれかに記載の半
導体光スイッチの製造方法において、幅、厚み、膜質の
少なくとも１つを場所的に異ならしめた前記マスクを用
いて前記量子井戸もしくは多重量子井戸を含む領域を前
記基板上に領域選択成長させた後に、当該領域選択成長
により形成された領域をエッチングして前記少なくとも
２本以上のコアを形成することを特徴とする半導体光ス
イッチの製造方法。 - 【請求項８】 請求項４〜７のいずれかに記載の半導体
光スイッチの製造方法において、前記メサ形状のクラッ
ドの少なくとも一部を領域選択成長により成長させるこ
とを特徴とする半導体光スイッチの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32295991A JPH05158081A (ja) | 1991-12-06 | 1991-12-06 | 半導体光スイッチおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32295991A JPH05158081A (ja) | 1991-12-06 | 1991-12-06 | 半導体光スイッチおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158081A true JPH05158081A (ja) | 1993-06-25 |
Family
ID=18149556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32295991A Pending JPH05158081A (ja) | 1991-12-06 | 1991-12-06 | 半導体光スイッチおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220091446A1 (en) * | 2020-09-24 | 2022-03-24 | Hewlett Packard Enterprise Development Lp | Optical coupler |
-
1991
- 1991-12-06 JP JP32295991A patent/JPH05158081A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220091446A1 (en) * | 2020-09-24 | 2022-03-24 | Hewlett Packard Enterprise Development Lp | Optical coupler |
| US11630334B2 (en) * | 2020-09-24 | 2023-04-18 | Hewlett Packard Enterprise Development Lp | Optical coupler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61160987A (ja) | 集積型半導体光素子とその製造方法 | |
| JP2000277869A (ja) | 変調器集積型半導体レーザ装置及びその製造方法 | |
| JPH05249331A (ja) | 導波路形ビームスポット変換素子およびその製造方法 | |
| JP2001091913A (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP3284994B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JPH07230066A (ja) | 半導体光変調器 | |
| JP2739666B2 (ja) | 光変調素子 | |
| CN120742484B (zh) | 一种光子集成器件的制备方法及结构 | |
| JP2002243964A (ja) | 半導体光集積素子およびその製造方法 | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| JPH01134430A (ja) | 分布結合形光スイッチ | |
| US6602432B2 (en) | Electroabsorption modulator, and fabricating method of the same | |
| JPH05251812A (ja) | 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法 | |
| JPH05158081A (ja) | 半導体光スイッチおよびその製造方法 | |
| JPH05249508A (ja) | 導波路形光スイッチおよびその製造方法 | |
| JP2003069134A (ja) | 半導体光デバイス及びその作製方法 | |
| JPH05158080A (ja) | 導波路形光スイッチ | |
| JPH11223739A (ja) | 集積型光回路素子及びその製造方法 | |
| JPH10163568A (ja) | 変調器集積半導体レーザ | |
| JP4453937B2 (ja) | 光集積素子及びその製造方法 | |
| JPH05273605A (ja) | 光スイッチ | |
| JPH0659292A (ja) | 半導体光スイッチおよびその製造方法 | |
| JPH04264429A (ja) | 光変調素子 | |
| JPH07312457A (ja) | 半導体レーザ装置 |