JPH05160465A - 単一電子トランジスタの作製法 - Google Patents
単一電子トランジスタの作製法Info
- Publication number
- JPH05160465A JPH05160465A JP3329579A JP32957991A JPH05160465A JP H05160465 A JPH05160465 A JP H05160465A JP 3329579 A JP3329579 A JP 3329579A JP 32957991 A JP32957991 A JP 32957991A JP H05160465 A JPH05160465 A JP H05160465A
- Authority
- JP
- Japan
- Prior art keywords
- electron transistor
- insulating film
- electrode
- single electron
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 単一電子トランジスタの作製を容易にすると
ともに、単一電子トランジスタを高集積化する。 【構成】 絶縁膜２を介して対向する電極１と、上部電
極あるいは配線の導伝材料層３間が分離され、絶縁膜２
を薄くした部分を介して単一電子トランジスタの接合部
４を形成する。
ともに、単一電子トランジスタを高集積化する。 【構成】 絶縁膜２を介して対向する電極１と、上部電
極あるいは配線の導伝材料層３間が分離され、絶縁膜２
を薄くした部分を介して単一電子トランジスタの接合部
４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、単一電子トランジスタ
を高集積で再現性良く作製する方法に関する。
を高集積で再現性良く作製する方法に関する。
【０００２】
【従来の技術】従来、単一電子トランジスタは、図３
（ａ），（ｂ）に示すように微少な接合を形成するため
に基板５上に基板５から離れた微少なブリッジ８を作
り、これを跨ぐように斜め方向から金属材料６を蒸着
し、金属表面を酸化し、絶縁膜を形成した後、斜め反対
方向から同様に金属７を蒸着することにより作製してい
た。
（ａ），（ｂ）に示すように微少な接合を形成するため
に基板５上に基板５から離れた微少なブリッジ８を作
り、これを跨ぐように斜め方向から金属材料６を蒸着
し、金属表面を酸化し、絶縁膜を形成した後、斜め反対
方向から同様に金属７を蒸着することにより作製してい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上記方
法によるときには、トランジスタの作製が厄介であり、
ブリッジの作製の再現性に劣るという問題点があった。
法によるときには、トランジスタの作製が厄介であり、
ブリッジの作製の再現性に劣るという問題点があった。
【０００４】本発明の目的は、ブリッジの作製における
再現性の低さを改善し、かつ単一電子トランジスタによ
る電気回路を容易に実現し、高集積化を達成することに
ある。
再現性の低さを改善し、かつ単一電子トランジスタによ
る電気回路を容易に実現し、高集積化を達成することに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明による単一電子トランジスタの作製法におい
ては、単一電子トランジスタの電極間の絶縁と、単一電
子トランジスタの接合を形成する誘電体膜とを共通に用
いるものである。
め、本発明による単一電子トランジスタの作製法におい
ては、単一電子トランジスタの電極間の絶縁と、単一電
子トランジスタの接合を形成する誘電体膜とを共通に用
いるものである。
【０００６】
【作用】電極，配線間は、絶縁膜で分離され、且つ絶縁
膜の薄膜部分で結合されるものであるため、単一電子ト
ランジスタの作製が容易になるとともに、単一電子トラ
ンジスタを高集積化することができる。
膜の薄膜部分で結合されるものであるため、単一電子ト
ランジスタの作製が容易になるとともに、単一電子トラ
ンジスタを高集積化することができる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示す図である。
る。図１は、本発明の一実施例を示す図である。
【０００８】まず、下層の電極１並びに配線は、半導体
もしくは絶縁体の基板５上に作製される。電極１ならび
に配線のパターンの作製には、例えば、電極１ならびに
配線材料のリフトオフ法、全面に電極ならびに配線材料
を形成した後、光，電子，イオンビーム等によるレジス
ト露光ならびにエッチング処理による方法、もしくは集
束イオンビーム等によるマスクレス直接エッチング法な
どを使用できる。
もしくは絶縁体の基板５上に作製される。電極１ならび
に配線のパターンの作製には、例えば、電極１ならびに
配線材料のリフトオフ法、全面に電極ならびに配線材料
を形成した後、光，電子，イオンビーム等によるレジス
ト露光ならびにエッチング処理による方法、もしくは集
束イオンビーム等によるマスクレス直接エッチング法な
どを使用できる。
【０００９】その後絶縁膜２を基板５の全面に形成す
る。絶縁膜２の形成後、単一電子トランジスタの接合部
４を形成しようとする場所の絶縁膜２をエッチングによ
り接合に適当な容量となるように薄膜化する。このプロ
セスには、種々の方法を用いることができる。例えば、
光，電子，イオンビーム露光によるレジストプロセスを
用いてパターニング後、ドライもしくはウェットエッチ
ングにより薄膜化する方法がある。
る。絶縁膜２の形成後、単一電子トランジスタの接合部
４を形成しようとする場所の絶縁膜２をエッチングによ
り接合に適当な容量となるように薄膜化する。このプロ
セスには、種々の方法を用いることができる。例えば、
光，電子，イオンビーム露光によるレジストプロセスを
用いてパターニング後、ドライもしくはウェットエッチ
ングにより薄膜化する方法がある。
【００１０】また電子ビーム又は集束イオンビームを用
いたマスクレスプロセスで直接エッチングする方法があ
る。
いたマスクレスプロセスで直接エッチングする方法があ
る。
【００１１】その後、上部電極になる導伝性材料層３を
形成する。上部電極も同様なパターニングプロセスによ
り加工する。その後、外部に電極を取り出すことによ
り、単一電子トランジスタ単体もしくは集積した回路を
形成する。
形成する。上部電極も同様なパターニングプロセスによ
り加工する。その後、外部に電極を取り出すことによ
り、単一電子トランジスタ単体もしくは集積した回路を
形成する。
【００１２】本発明の方法は、さらに多層に単一電子ト
ランジスタを作製することができる。このとき、最下層
と、３層目の導伝性材料間に単一電子トランジスタを形
成することも可能である。これを図２に示す。その作製
要領は前に述べた方法と同様であり、絶縁膜２は２層以
上設けられ、各絶縁膜２間の配線間、配線と上又下層の
電極間の接合部４を薄膜化するものである。
ランジスタを作製することができる。このとき、最下層
と、３層目の導伝性材料間に単一電子トランジスタを形
成することも可能である。これを図２に示す。その作製
要領は前に述べた方法と同様であり、絶縁膜２は２層以
上設けられ、各絶縁膜２間の配線間、配線と上又下層の
電極間の接合部４を薄膜化するものである。
【００１３】以上のプロセスはプレーナプロセスであ
り、従来のＩＣプロセスと整合性がある。他に回路構成
上必要な能動，受動デバイスを同じ基板上に作製するこ
とができる。
り、従来のＩＣプロセスと整合性がある。他に回路構成
上必要な能動，受動デバイスを同じ基板上に作製するこ
とができる。
【００１４】また下層の配線パターンを形成した後で
も、接合の位置は上層の配線との間に形成させる薄膜化
する孔の位置によって、製作途中での設計変更が可能で
ある。
も、接合の位置は上層の配線との間に形成させる薄膜化
する孔の位置によって、製作途中での設計変更が可能で
ある。
【００１５】
【発明の効果】本発明によれば、従来法によるものと比
較して対向電極および配線間の絶縁材料とトランジスタ
を形成する接合のための絶縁物を個別に形成する必要が
なく、プロセスの安定性に優れ、高集積化が可能で、単
一電子トランジスタの低消費電力，微細性を生かした集
積回路を作製することができる。
較して対向電極および配線間の絶縁材料とトランジスタ
を形成する接合のための絶縁物を個別に形成する必要が
なく、プロセスの安定性に優れ、高集積化が可能で、単
一電子トランジスタの低消費電力，微細性を生かした集
積回路を作製することができる。
【図１】本発明の作製過程の一実施例を示す説明図であ
る。
る。
【図２】本発明の方法で、多層に単一電子トランジスタ
を作製した場合の一実施例を示す説明図である。
を作製した場合の一実施例を示す説明図である。
【図３】本発明を使用しない従来の作製過程を示す説明
図であり、（ａ）は斜視図、（ｂ）は断面図である。
図であり、（ａ）は斜視図、（ｂ）は断面図である。
１ 単一電子トランジスタの下層電極 ２ 絶縁膜 ３ 上層電極および配線となる導伝性材料層 ４ 薄膜化した絶縁膜による接合部 ５ 基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】削除 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】追加
【補正内容】
【図３】本発明を使用しない従来の作製過程を示す説明
図であり、（ａ）は斜視図、（ｂ）は断面図である。
図であり、（ａ）は斜視図、（ｂ）は断面図である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】追加
【補正内容】
【図３】
Claims (1)
- 【請求項１】 単一電子トランジスタの電極間の絶縁
と、単一電子トランジスタの接合を形成する誘電体膜と
を共通に用いることを特徴とする単一電子トランジスタ
の作製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329579A JPH05160465A (ja) | 1991-11-18 | 1991-11-18 | 単一電子トランジスタの作製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329579A JPH05160465A (ja) | 1991-11-18 | 1991-11-18 | 単一電子トランジスタの作製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160465A true JPH05160465A (ja) | 1993-06-25 |
Family
ID=18222930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3329579A Pending JPH05160465A (ja) | 1991-11-18 | 1991-11-18 | 単一電子トランジスタの作製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160465A (ja) |
-
1991
- 1991-11-18 JP JP3329579A patent/JPH05160465A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160465A (ja) | 単一電子トランジスタの作製法 | |
| JPH05145062A (ja) | 単一電子トランジスタの作製法 | |
| JPH08227901A (ja) | 半導体装置の製造方法 | |
| CN1130802A (zh) | 半导体器件电容器及其制造方法 | |
| JPH03218641A (ja) | 半導体装置及びその製造方法 | |
| JP2917933B2 (ja) | 微小トンネル接合部の製造方法及び微小トンネル接合素子の製造方法 | |
| JP2924520B2 (ja) | ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| CN1111826A (zh) | 共栅极结构的晶体管 | |
| JPH03268451A (ja) | 半導体装置 | |
| JP3558797B2 (ja) | 半導体装置の製造方法 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0366132A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
| JPS58176963A (ja) | 半導体装置 | |
| JPH0653493A (ja) | 半導体装置 | |
| JPS639959A (ja) | ポリシリコン高抵抗製造法 | |
| JPH10270641A (ja) | 半導体装置とその製造方法 | |
| JPS5935449A (ja) | 半導体装置の製造方法 | |
| JPH0786512A (ja) | 半導体装置 | |
| JPS62177957A (ja) | 半導体集積回路装置 | |
| JPS5867069A (ja) | 半導体装置の製造方法 | |
| JPS6022378A (ja) | 電界効果トランジスタ及びその製法 | |
| JPH0247861A (ja) | 半導体集積回路装置 |