JPH0366132A - バイポーラ・トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バイポーラ・トランジスタ及びその製造方
法に関するものであり、特にベース層を薄くし且つこの
ベース層に対して再現性よくベース電極を形成すること
のできる構造をもったバイポーラ・トランジスタ及びそ
の製造方法に関するものである。

（従来の技術） 第３図は従来の代表的なヘテロ接合バイポーラ・トラン
ジスタの構造を示す断面図である。同図て、基板（１）
上にはｎ型（以下ではｎ−と記す）ＧａＡｓ：ｆｆレク
タ層（２）か形成され、該ｎ　−ＧａＡｓコレクタ層（
・２）上にはｐ型（以下ではｐ−と記す）ＧａＡｓベー
ス層（３）が形成されている。また、ｐＧａＡｓベース
層（３）上にはベース電極（４）及びｎＡｊｌＧａＡｓ
エミッタ層（７）が形成されている。ｎ−ＡｊｌＧａＡ
ｓエミッタ層（７）上にはエミッタ電極（８）が形成さ
れており、また上記ｎ　−ＧａＡｓコレクタ層（２）上
にはコレクタ電極（９）が形成されている。

上記のバイポーラ・トランジスタにおいて、主たる電流
は、エミッタ電極（８）からｎ　−ＡＵＧａＡｓエミッ
タ層（７）　、　ｐ−ＧａＡｓベース層（３）、及びｎ
−ＧａＡｓコレクタ層（２）を経てコレクタ電極へと流
れるが、周知のようにこの主たる電流は、エミッタ電極
（８）からｎ　−ＡＵＧａＡｓ工くツタ層（７）及びｐ
−ＧａＡｓベース層（３）を経てベース電極（４）へ流
れる微少な信号電流によって制御される。

第３図に示す従来のバイポーラ・トランジスタの製造過
程を第４図を参照して説明する。

■第４図（ａ）に示すように、先ず基板（１）上にｎ　
−ＧａＡｓコレクタ層（２）、ｐ　−ＧａＡｓベース層
（３１）、ｎ　−ＡＪ２ＧａＡｓ工くツタ層（７１）を
順次堆積させる。

■次に第４図（ｂ）に示すようにｎ　−ＡＵＧａＡｓエ
ミッタ層（７１）上の所定位置にリフトオフ法によりエ
ミッタ電極用金属層（８１）を形成する。

■次に第４図（Ｃ）に示すように、工くツタ電極用金属
層（８１）をマスクとして使用して、。

ＡＵＧａＡｓエミッタ層（７１）の一部をエツチングし
て、所定の形状のｎ　−Ａｊ！ＧａＡｓエミッタ層（７
）を形成する。

■次に第４図（Ｃ）のｐ　−ＧａＡｓベース層（３１）
及びエミッタ電極用金属層（８１）上にレジストを塗布
し、バーニングして、第４図（ｄ）に示すようなベース
電極リフトオフ用レジスト（４１）を残す。

■次に第４図（、ｄ）のｐ　−ＧａＡｓベース層（３１
）、工くツタ電極用金属層（８１）、及びベース電極リ
フトオフ用レジスト（４１）の全面に電極用金属を蒸着
し、リフトオフ法により第４図（ｅ）に示すようなベー
ス電極（４）を形成する。このとき工くツタ電極用金属
層（８１）上にも金属層（８２）か蒸着されるので、こ
れらエミッタ電極用金属層（８１）と金属層（８２）と
によりエミッタ電極（８）が形成される。

■次に第４図（ｅ）の全面にレジストを塗ってバターニ
ングし、コレクタ電極リフトオフ用レジスト（４２）を
残す。そして、このレジスト（４２）をマスクとして使
用してｐ　−ＧａＡｓベース層（３１）の一部をエツチ
ングし、第４図（ｆ）に示すような所定形状のｐ　−Ｇ
ａＡｓベース層（３）を形成すると共にｎ−ＧａＡｓコ
レクタ層（２）の一部（２１）を露出させる。

■最後に第４図（ｆ）の全面にコレクタ電極用金属層を
蒸着し、リフトオフ法によりコレクタ電極（９）を形成
して第３図に示す構造のバイポーラ・トランジスタが完
成する。

（発明が解決しようとする課題） 上述の従来のへテロ接合バイポーラ・トランジスタでは
、ベース電極（４）を形成するためにｎ　−ＡＵＧａＡ
ｓエミッタ層（７１）の一部をエツチングしてｐＧａＡ
ｓベース層（３１）を露出させる必要があり（第４図（
ｃ））、シかもｐ　−ＧａＡｓベース層（３１）はその
厚みが通常１０００Å以下と非常に薄いため、上記ｎＡ
ｌ１ＧａＡｓエミツタ層（７１）のエツチングには極め
て高精度のエツチングを必要とする。このため、従来の
バイポーラ、・トランジスタではベース層（３１）の再
現性に乏しいという問題かあった。ヘテロ接合バイポー
ラ・トランジスタの性能の向上のためにはｐ　−ＧａＡ
ｓベース層（３）、従って（３１）を薄くする必要かあ
るが、上記の理由によりこれを薄くするには限界があり
、大幅な性能の向上が望めなかった。

（課題を解決するための手段） この発明によるヘテロ接合バイポーラ・トランジスタは
、後程説明する実施例の構成素子名を付して示すと、一
方の導電型の第１の半導体層（例えばｎ　−ＧａＡｓコ
レクタ層２）上の一部に形成された他方の導電型の第２
の半導体層（例えばｐ　−ＧａＡｓベース層３）と、該
第２の半導体層上の一部にこれと接触して形成された金
属電極（ベース電極４）と、該金属電極の上面及び側面
を覆って形成された絶縁膜（５，６）と、一部が上記第
２の半導体層上にこれと接触して形成され、残りの部分
が上記金属電極を覆う絶縁膜上に形成された−力の導電
η１の第３の゛ｒ：導体導体例えばｎ　−ＡＡＧａＡｓ
エミッタ層７）と、該第３の半導体層上にこれと接触し
て形威された金属電極（工よツタ電極８）、及び上記第
１の半導体層に接触して形成された金属電極（コレクタ
電極９）を有している。

〔作　　　用〕

上記の構造をもったバイポーラ・トランジスタによれば
、第２の半導体層（Ｐ　−ＧａＡｓベース層３）を露出
させるために第３の半導体層（ｎ／１ＧａＡｓ工ミツタ
層７）のエツチングが不要となり、このため薄い第２の
半導体層を使用しても再現性よく第２の半導体層を形威
することができ、しかも性能が大幅に改善される。

（実　施　例） 以下、第１図及び第２図を参照してこの発明のへテロ接
合バイポーラ・トランジスタ及びその製造方法を説明す
る。

第１図はこの発明によるヘテロ接合バイポーラ・トラン
ジスタの一実施例を示す断面図である。

なお、第１図のバイポーラ・トランジスタの構成素子中
、第３図の従来のバイポーラ・トランジスタの構成素子
と同等部分には同し参照番号を付す。同図において、基
板（１）ｌには第１の半導体層である例えばｎ　−Ｇａ
Ａｓコレクタ層（２）か形成されている。コレクタ層（
２）上の一部には第２の半導体層である例えばｐ−Ｇａ
八へベース層（３）が形威されており、上記コレクタ層
（２）上の他の部分には金属層からなるコレクタ電極（
９）が形成されている。ベース層（３）ｌの一部には金
属層からなるベース電極（４）か形成されており、該ベ
ース電極（４）の」二面及び側面は絶縁層（５）および
絶縁膜サイドウオール（６）によって覆われている。ま
た、上記ベース層（３）の残りの部分と接触して第３の
半導体層であるｎ　−ＡＪ２ＧａＡｓエミッタ層（７）
が形成されており、その端部は上記ベース電極（４）を
覆う絶縁膜（５）上にまで伸びている。ｎ−へ々ＧａＡ
ｓ工よツタ層（７）上には金属層からなるエミッタ電極
（８）か形成されている。

第１図に示すこの発明のバイポーラ・トランジスタの製
造過程を第２図を参照して説明する。

■第２図（ａ）に示すように、基板（１）上にｎＧａＡ
ｓコレクタ層（２）　、　ｐ−ＧａＡｓベース！　（３
１）を順次堆積させる。

■次にｐ　−Ｇａ八へベースＷ（３１）上にベース電極
形成用の金属層（４２）と絶縁膜層（５１）を順次堆積
させ、さらに上記絶縁膜層（５１）上にレジストを塗っ
てパターニングし、第２図（ｂ）に示すようなベース電
極形成用レジスト（２１）を形威する。

■次に上記ベース電極形成用レジスト（２１）をマスク
として絶縁膜層（５１）及びベース層（３１）を工・ノ
チングして、第２図（Ｃ）に示すような所定形状で積層
されたベース電極（４）と絶縁膜（５）とを形成する。

■次に第２図（Ｃ）のレジスト（２１）を除去して絶縁
膜（５）を露出させ、該絶縁膜（５）、ベース電極（０
の側面、及びベース層（３１）全面を覆って第２図（ｄ
）に示すように第２の絶縁膜層（６１）を形威する。

■次に上記第２の絶縁膜層（６１）を選択的に反応性イ
オンエツチングして、第２図（ｅ）に示すようにベース
電極（４）及び絶縁膜（５）の側面を覆う絶縁膜サイド
ウオール（６）を形威する。

■次に第２図（ｅ）の全面に第２１’Ｅ（ｆ）に示ずよ
うにｎ−へＪ２Ｇａ八Ｓエミ・ツタ層（７１）を形成す
る。

■次に第２図（ｅ）のエミッタＷ　（７１）全面にレジ
ストを塗布してパターニングし、第２図（ｇ）に示すよ
うなエミッタ形成用レジスト（２２）を形成し、このレ
ジスト（２２）をマスクとしてエミツタ層（７１）及び
ベース層（３１）の一部を、絶縁膜をエツチングしない
エッチセントてエツチングして同図に示すような所定形
状の工くツタ層（７）を形威する。

■次に第２図（ｇ）の全面にレジストを塗布してパター
ニングし、第２図（ｈ）に示すような形状のエミッタ電
極及びコレクタ電極リフトオフ用レジスト（２３）を形
成する。

■最後に第２図（ｈ）の全面に電極用金属を蒸着し、リ
フトオフ法によりエミツタ層（７）上にエミッタ電極（
８）を形威し、コレクタ層（２）の露出部分にコレクタ
電極（９）を形成し、第１図に示す構造をもったこの発
明のバイポーラ・トランジスタ　０ が完成する。

（発明の効果） 以上のように、この発明のバイポーラ・トランジスタで
は、ベース電極（４）を形成した後にエミツタ層（７）
が形成されるから、従来のバイポーラ・トランジスタの
ようにベース層の全面に形成されたエミツタ層の一部を
エツチングで除去して上記ベース層を露出する高精度な
エツチング工程が不要になる。このため、ベース層（３
１）を１０００Å以下に薄くしても所定形状、寸法のベ
ース層（３）を再現性よく形成することが可能になり、
高い歩留りで高性能なバイポーラ・トランジスタを製造
することができる。

【図面の簡単な説明】

第１図はこの発明によるバイポーラ・トランジスタの一
実施例の主要部の断面図、第２図（ａ）乃至（ｈ）は第
１図のこの発明のバイポーラ・トランジスタの製造過程
を説明する各製造段階における断面図、第３図は従来の
バイポーラ・トランジスタの一例を示す主要部の断面図
、第４図（ａ）乃至（ｆ）は第３図のこの発明のバイポ
ーラ・トランジスタの製造過程を説明する各製造段階に
おける断面図である。 （２）・・・・第１の半導体層、（３）・・・・第２の
半導体層、（４）・・・・金属電極、（５）、（６）・
・・・絶縁膜、（７）・・・・第３の半導体層、（８）
、（９）・・・・金属電極。 代　　理　　人　　　大　　　岩　　　増　　　雄１ ２ 手　続　抽　疋　雪　（自発） 尿島　２年　２月２７日 ３、補正をする者 代表者 ５　補正の対象 明細書の「発明の詳細な説明」の欄。 ６　補ｍの内容 （１）明細書の第９頁第１０行中の「ベース層（３１）
Ｊを「ベース電極形成用の金属層（４２）Ｊと訂正しま
す。 （２）同書第１０頁第１０行中の「エッチセント」を「
エッチャント」と訂正します。 以」ニ

Claims (2)

【特許請求の範囲】
1. （１）一方の導電型の第１の半導体層と、該第１の半導
   体層上の一部に形成された他方の導電型の第２の半導体
   層と、該第２の半導体層上の一部にこれと接触して形成
   された金属電極と、該金属電極の上面及び側面を覆って
   形成された絶縁膜と、一部が上記第２の半導体層上にこ
   れと接触して形成され、残りの部分が上記金属電極を覆
   う上記絶縁膜上に形成された一方の導電型の第３の半導
   体層と、該第３の半導体層に接触して形成された金属電
   極、及び上記第１の半導体層に接触して形成された金属
   電極とを具備したバイポーラ・トランジスタ。
2. （２）一方の導電型の第１の半導体層上に他方の導電型
   の第２の半導体層を形成する工程と、 該第２の半導体層上の所定位置に該第２の半導体層と接
   触する金属電極を形成すると共に該金属電極の上面及び
   側面を覆って絶縁膜を形成する工程と、 一部が上記第２の半導体層の露出した表面に接触し、残
   りの部分が上記金属電極を覆う絶縁膜上に積層、して第
   ３の半導体層を形成する工程と、上記第１の半導体層、
   第３の半導体層とそれぞれ接触する各別の金属電極を形
   成する工程と、からなるバイポーラ・トランジスタの製
   造方法。