JPS62193268A - ハイブリツド集積回路 - Google Patents

ハイブリツド集積回路

Info

Publication number
JPS62193268A
JPS62193268A JP61035746A JP3574686A JPS62193268A JP S62193268 A JPS62193268 A JP S62193268A JP 61035746 A JP61035746 A JP 61035746A JP 3574686 A JP3574686 A JP 3574686A JP S62193268 A JPS62193268 A JP S62193268A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
semiconductor elements
integrated circuit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61035746A
Other languages
English (en)
Inventor
Taro Yamamuro
太郎 山室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61035746A priority Critical patent/JPS62193268A/ja
Publication of JPS62193268A publication Critical patent/JPS62193268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の半導体素子を高密度実装したハイブリ
ッド集積回路に関するものである。
〔従来技術〕
一般に、ハイブリッド集積回路では、パッケージ方法と
して、局部パッケージ法、浸漬法、或いは注型法等が行
われているが、ＳＩＰタイプ以外のハイブリッド集積回
路では、通常、局部パッケージ法または注型法が用いら
れている。上記の局部パンケージ法は、基板上の一部の
半導体素子にエポキシ等の樹脂をボッティングして被覆
するものであるが、外観が見苦しくなるという欠点を有
している。
一方、注型法は第４図に示す工程にて行われるものであ
り、この方法にて形成された従来のハイブリッド集積回
路は、例えば第３図に示す構造を成している。即ち、平
板状の基板１上に導体層２が形成され、この導体層２上
に、半田層４にて接続されたチップ部品５、及びワイヤ
ー７・７によりボンディングされ、チップコートＮ８に
て封止された半導体ペアチップＩＣ９が設けられており
、これら部材と、上記導体層２と導通するリード１０・
１０の一部とが樹脂層１１にて封止され、さらに、その
上方からケース１２を被せた構造を成している。従って
、前記した外観上の欠点は解消されるものであった。
ところが、上記従来の構造では、樹脂を注入し、これを
加熱硬化させて樹脂層１１を形成する際には、ケース１
２と基板ｌとが別体に設けられてぃることにより、放熱
性が悪く、従って、上記樹脂の硬化に時間がかかり、基
板１が移動し、ケース１２に対して偏りが生じることが
ある。そればかりか、放熱性の悪さは集積回路自体の動
作にも悪影響を及ぼすことになる。また、ケース１２の
寸法に対して設は得る半導体素子の数が少なく、実装密
度が低い。さらに、組立て工数が多く、組立に手間取る
等の欠点を有していた。
〔発明の目的〕
本発明は上記従来の問題点を考慮して成されたものであ
って、放熱性の向上及び実装密度の向上を図ることがで
き、かつ組立て工数を低減することのできるハイブリッ
ド集積回路の提供を目的とするものである。
〔発明の構成〕
本発明のハイブリッド集積回路は、上記の目的を達成す
るために、器状に形成された外郭を成す立体基板の内側
に導体層を形成し、この導体層上に複数の半導体素子を
設け、上記複数の半導体素子を封止する樹脂層を設け、
基板と外郭とを一体化することができるように構成した
ことを特徴とするものである。
〔実施例〕
本発明の一実施例を第１図及び第２図に基づいて以下に
説明する。
本発明に係るハイブリッド集積回路は、第１図に示すよ
うに、底面方形の器状状を成す立体基板２０の下面には
導体層２１が形成されており、この導体層２１の下面に
は、半導体素子であるチップ部品２２・２２及び半導体
ペアチップＩＣ２３が設けられている。チップ部品２２
は半田層２４・２４にて導体層２１と接続し固定されて
いる。
また半導体ペアチップＩＣ２３はワイヤー２５・２５に
て導体層２１にボンディングされ、チンブコート層２６
にて封止されている。一方、立体基板２０の下端部には
、立体基板２０と導体層２１とを挾持し、導体層２１と
導通するようにリード２７・２７が設けられている。そ
して、立体基板２０の内側に相当する部位にシリコン或
いはエポキシ等から成る樹脂層２８が設けられ、上記チ
ップ部品２２・２２、半導体ペアチップＩＣ２３及びリ
ード２７の導体層２１側の部位が封止されている。
上記の構成において、本集積回路を製造するときには、
第２図に示す工程にて行われる。即ち、先ず立体基板２
０を受は入れしくＳｌ）、次に導体層２１を形成する（
Ｓ２）。立体基板２０の形成法としては、グリーンシー
トによるもの、或いは平面基板を接着して組み立てる等
の方法があり、用途に応じて種々の形状を構成すること
ができる。
また、導体層２１の形成方法には厚膜多層印刷法、エツ
チング法、及びグリーンシート積層法などがある。しか
る後、半導体素子の実装を行い（Ｓ３）、次に樹脂を注
入してから（Ｓ４）、上記の樹脂を加熱して硬化させ（
Ｓ５）、樹脂層２８を形成する。上記の硬化工程（Ｓ５
）においては、全ての部材が一体に設けられていること
により、容易に行うことができ、かつ放熱性も良好とな
っている。
〔発明の効果〕
本発明のハイブリッド集積回路は、以上のように、器状
に形成された外郭を成す立体基板の内側に導体層を形成
し、この導体層上に複数の半導体素子を設け、上記複数
の半導体素子を封止する樹脂層を設けた構成であるから
、導体層の面積を広くとることができ、高密度な回路の
設計が可能となる。また、外郭、即ちケースに対して基
板が偏るという不都合を解消でき、さらにはケース自体
に部品を実装するため、放熱性を向上することができる
等の効果を奏する。
【図面の簡単な説明】
第１図は本発明の一実施例を示す縦断面図、第２図は第
１図に示したハイブリッド集積回路の製造工程を示すフ
ローチャート、第３図は従来例を示す縦断面図、第４図
は第３図に示したハイブリッド集積回路の製造工程を示
すフローチャートである。 ２０は立体基板、２１は導体層、２２はチップ部品、２
３は半導体ペアチップｔＣ１２８は樹脂層である。

Claims (1)

    【特許請求の範囲】
  1. １、器状に形成された外郭を成す立体基板の内側に導体
    層を形成し、この導体層上に複数の半導体素子を設け、
    上記複数の半導体素子を封止する樹脂層を設けたことを
    特徴とするハイブリッド集積回路。
JP61035746A 1986-02-20 1986-02-20 ハイブリツド集積回路 Pending JPS62193268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61035746A JPS62193268A (ja) 1986-02-20 1986-02-20 ハイブリツド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61035746A JPS62193268A (ja) 1986-02-20 1986-02-20 ハイブリツド集積回路

Publications (1)

Publication Number Publication Date
JPS62193268A true JPS62193268A (ja) 1987-08-25

Family

ID=12450380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61035746A Pending JPS62193268A (ja) 1986-02-20 1986-02-20 ハイブリツド集積回路

Country Status (1)

Country Link
JP (1) JPS62193268A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283203A (ja) * 1988-03-26 1989-11-14 Hoechst Ag 害虫防除剤
WO2005076603A1 (en) * 2004-01-30 2005-08-18 Hewlett-Packard Development Company, L.P. A replaceable lamp header for positioning a lamp within a reflector assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283203A (ja) * 1988-03-26 1989-11-14 Hoechst Ag 害虫防除剤
WO2005076603A1 (en) * 2004-01-30 2005-08-18 Hewlett-Packard Development Company, L.P. A replaceable lamp header for positioning a lamp within a reflector assembly
US7387424B2 (en) 2004-01-30 2008-06-17 Hewlett-Packard Development Company, L.P. Replaceable lamp header for positioning a lamp within a reflector assembly

Similar Documents

Publication Publication Date Title
US5369058A (en) Warp-resistent ultra-thin integrated circuit package fabrication method
US6256206B1 (en) Electronic circuit for an active implantable medical device and method of manufacture
JP4676640B2 (ja) インテリジェントパワーモジュールパッケージ
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JPS6139741B2 (ja)
JP3764687B2 (ja) 電力半導体装置及びその製造方法
JP2001210744A (ja) 回路基板
JPS62193268A (ja) ハイブリツド集積回路
JPH02301183A (ja) 実装型回路部品の製造方法
US6706624B1 (en) Method for making multichip module substrates by encapsulating electrical conductors
JPH1074887A (ja) 電子部品及びその製造方法
JP2001168493A5 (ja)
JPH09246433A (ja) モジュールの放熱構造
JPS60254646A (ja) 半導体装置
JPS58121652A (ja) 混成集積回路装置
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
JPS6239036A (ja) ハイブリツドｉｃ
JP3232954B2 (ja) 電子部品の製造方法
JPS6233342Y2 (ja)
JPH0536299Y2 (ja)
JPH0530363Y2 (ja)
JPH0533535B2 (ja)
JPH0278253A (ja) 多層プラスチックチップキャリア
JP2552514Y2 (ja) 混成集積回路
JPH1154664A (ja) 半導体装置