JPH0516667B2 - - Google Patents
Info
- Publication number
- JPH0516667B2 JPH0516667B2 JP60273369A JP27336985A JPH0516667B2 JP H0516667 B2 JPH0516667 B2 JP H0516667B2 JP 60273369 A JP60273369 A JP 60273369A JP 27336985 A JP27336985 A JP 27336985A JP H0516667 B2 JPH0516667 B2 JP H0516667B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- silicone resin
- leads
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置等に使用されるパツケージに
係わり、特に信号等を授受する入出力ピンを配線
基板に設け電子部品を実装してシリコンコーテイ
ングされたパツケージに関するものである。
係わり、特に信号等を授受する入出力ピンを配線
基板に設け電子部品を実装してシリコンコーテイ
ングされたパツケージに関するものである。
従来、この種のパツケージは、第２図に示すよ
うに内部に複数層の導体配線層１を有し裏面に入
出力ピン２が設けられた配線基板３上に電子部品
４が実装され、リード５を介して前記導体配線層
１に接続されて電子部品４の周辺部はシリコン樹
脂６により被覆されている（例えば、Brad
Older and Richard A.、“Non−hermetic
packaging techniques for hybrids”、
Electronic Packaging and Production、June、
1979、P137〜139）。
うに内部に複数層の導体配線層１を有し裏面に入
出力ピン２が設けられた配線基板３上に電子部品
４が実装され、リード５を介して前記導体配線層
１に接続されて電子部品４の周辺部はシリコン樹
脂６により被覆されている（例えば、Brad
Older and Richard A.、“Non−hermetic
packaging techniques for hybrids”、
Electronic Packaging and Production、June、
1979、P137〜139）。
上述した従来のパツケージでは、電子部品４の
交換時に、リード５と電子部品４と配線基板３と
で囲まれた領域に充填されたシリコン樹脂６の除
去が困難であり、特にリード５が微細化したり、
電子部品４がフエイスダウン実装となると、リー
ド５と電子部品４の配線基板３とで囲まれた領域
が狭くなり、シリコン樹脂６が除去できず、また
シリコン樹脂を溶解させる有機溶剤への浸漬時に
シリコン樹脂６の膨張でリード５が切断された
り、配線基板１からリード５が剥れたりするなど
の問題があつた。
交換時に、リード５と電子部品４と配線基板３と
で囲まれた領域に充填されたシリコン樹脂６の除
去が困難であり、特にリード５が微細化したり、
電子部品４がフエイスダウン実装となると、リー
ド５と電子部品４の配線基板３とで囲まれた領域
が狭くなり、シリコン樹脂６が除去できず、また
シリコン樹脂を溶解させる有機溶剤への浸漬時に
シリコン樹脂６の膨張でリード５が切断された
り、配線基板１からリード５が剥れたりするなど
の問題があつた。
本発明によるパツケージは、配線基板上に実装
された電子部品とこの電子部品のリードとで囲ま
れた領域に紫外線照射により未硬化ないし半硬化
する第１の紫外線硬化形シリコン樹脂を充填し、
この第１の紫外線硬化形シリコン樹脂上に弾性力
のあるゲル状に硬化する第２の紫外線硬化形シリ
コン樹脂を充填するものである。
された電子部品とこの電子部品のリードとで囲ま
れた領域に紫外線照射により未硬化ないし半硬化
する第１の紫外線硬化形シリコン樹脂を充填し、
この第１の紫外線硬化形シリコン樹脂上に弾性力
のあるゲル状に硬化する第２の紫外線硬化形シリ
コン樹脂を充填するものである。
第１のシリコン樹脂が硬化されていないので、
有機溶剤に溶解される。
有機溶剤に溶解される。
〔実施例〕
次に、本発明について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す縦断面図であ
り、前述の図と同一部分には同一符号を付してあ
る。同図において、配線基板１の表面にはリード
用パツド８が、その裏面には入出力ピン２がそれ
ぞれ設けられており、このリード用パツド８と入
出力ピン２とは配線基板３内で導体配線層１によ
り電気的に接続されている。また、この配線基板
１上には図示しないが例えばエポキシ樹脂などの
接着剤によりスペーサ９が固定配置され、さらに
このスペーサ９上には電子部品４がフエースダウ
ンで接着配置され、電子部品４のリード５が配線
基板３上のリード用パツド８に電気的に接続され
ている。また、この配線基板３上にはその周辺部
に枠体１０が図示しないが接着剤により取付固定
されている。そして、この枠体１０内には紫外線
硬化形のシリコン樹脂が充填され、上方側から紫
外線を照射することにより、電子部品４および電
子部品４のリード５の影になる部分が未硬化ない
しは半硬化状態となる第１のシリコン樹脂１１が
形成され、その周辺部および上部には弾力性のあ
るゲル状に硬化する第２のシリコン樹脂１２が形
成されている。また、枠体１０の開口部には電子
部品４と図示しない熱伝導性コンパウンドで接触
してキヤツプ１３が図示しないが接着剤により取
付固定されている。このキヤツプ１３は、ヒート
シンク等の放熱部品を接着、半田付けまたは熱伝
導性コンパウンドによる接続等により、電子部品
４で発生する熱を外部に導く機能を有しており、
空冷するためのヒートシンクまたは水冷するため
の冷却板と一体化しても良い。また、スペーサ９
は、絶縁性であれば配線基板３と電子部品４との
接着剤も絶縁性であることが望ましいが、電子部
品４のスペーサ９との接する面が絶縁されていた
り、配線基板３のスペーサ９との接する面が絶縁
されていれば、スペーサ９および接着剤は導電性
でも良い。また、配線基板３の枠体１０との接す
る部分が絶縁されていれば、枠体１０および接着
剤は導電性でも良い。さらに配線基板３の枠体１
０と接する部分が絶縁され、かつその上に専用の
金属層を設ければ、金属の場合の枠体１０と配線
基板３とを半田付けできる。
り、前述の図と同一部分には同一符号を付してあ
る。同図において、配線基板１の表面にはリード
用パツド８が、その裏面には入出力ピン２がそれ
ぞれ設けられており、このリード用パツド８と入
出力ピン２とは配線基板３内で導体配線層１によ
り電気的に接続されている。また、この配線基板
１上には図示しないが例えばエポキシ樹脂などの
接着剤によりスペーサ９が固定配置され、さらに
このスペーサ９上には電子部品４がフエースダウ
ンで接着配置され、電子部品４のリード５が配線
基板３上のリード用パツド８に電気的に接続され
ている。また、この配線基板３上にはその周辺部
に枠体１０が図示しないが接着剤により取付固定
されている。そして、この枠体１０内には紫外線
硬化形のシリコン樹脂が充填され、上方側から紫
外線を照射することにより、電子部品４および電
子部品４のリード５の影になる部分が未硬化ない
しは半硬化状態となる第１のシリコン樹脂１１が
形成され、その周辺部および上部には弾力性のあ
るゲル状に硬化する第２のシリコン樹脂１２が形
成されている。また、枠体１０の開口部には電子
部品４と図示しない熱伝導性コンパウンドで接触
してキヤツプ１３が図示しないが接着剤により取
付固定されている。このキヤツプ１３は、ヒート
シンク等の放熱部品を接着、半田付けまたは熱伝
導性コンパウンドによる接続等により、電子部品
４で発生する熱を外部に導く機能を有しており、
空冷するためのヒートシンクまたは水冷するため
の冷却板と一体化しても良い。また、スペーサ９
は、絶縁性であれば配線基板３と電子部品４との
接着剤も絶縁性であることが望ましいが、電子部
品４のスペーサ９との接する面が絶縁されていた
り、配線基板３のスペーサ９との接する面が絶縁
されていれば、スペーサ９および接着剤は導電性
でも良い。また、配線基板３の枠体１０との接す
る部分が絶縁されていれば、枠体１０および接着
剤は導電性でも良い。さらに配線基板３の枠体１
０と接する部分が絶縁され、かつその上に専用の
金属層を設ければ、金属の場合の枠体１０と配線
基板３とを半田付けできる。
このような構成によれば、電子部品４等を交換
する場合、まず第２のシリコン樹脂１２を剥が
し、次に第１のシリコン樹脂１１を有機溶剤に浸
漬することにより、溶解され、容易に除去するこ
とができる。
する場合、まず第２のシリコン樹脂１２を剥が
し、次に第１のシリコン樹脂１１を有機溶剤に浸
漬することにより、溶解され、容易に除去するこ
とができる。
以上説明したように本発明によれば、配線基板
上に実装された電子部品とこの電子部品のリード
とで囲まれた領域に硬化しない第１の紫外線硬化
形シリコン樹脂を充填したことにより、電子部品
の交換時に電子部品のリードの外側の第２の紫外
線硬化形シリコン樹脂のみを剥離し、第１のシリ
コン樹脂を有機溶剤に浸漬することにより、溶解
され、容易に除去されるので、電子部品のリード
の切断および配線基板からの剥れ等を確実に防止
することができるという極めて優れた硬化が得ら
れる。
上に実装された電子部品とこの電子部品のリード
とで囲まれた領域に硬化しない第１の紫外線硬化
形シリコン樹脂を充填したことにより、電子部品
の交換時に電子部品のリードの外側の第２の紫外
線硬化形シリコン樹脂のみを剥離し、第１のシリ
コン樹脂を有機溶剤に浸漬することにより、溶解
され、容易に除去されるので、電子部品のリード
の切断および配線基板からの剥れ等を確実に防止
することができるという極めて優れた硬化が得ら
れる。
第１図は本発明によるパツケージの一実施例を
示す縦断面図、第２図は従来のパツケージを示す
縦断面図である。 １……導体配線層、２……入出力ピン、３……
配線基板、４……電子部品、５……リード、８…
…リード用パツド、９……スペーサ、１０……枠
体、１１……第１のシリコン樹脂、１２……第２
のシリコン樹脂、１３……キヤツプ。
示す縦断面図、第２図は従来のパツケージを示す
縦断面図である。 １……導体配線層、２……入出力ピン、３……
配線基板、４……電子部品、５……リード、８…
…リード用パツド、９……スペーサ、１０……枠
体、１１……第１のシリコン樹脂、１２……第２
のシリコン樹脂、１３……キヤツプ。
Claims (1)
- １ リードを有する電子部品を実装した配線基板
と、前記配線基板上に取付固定された枠体と、前
記電子部品と電子部品のリードと配線基板とで囲
まれる領域に充填された硬化しない第１の紫外線
硬化形シリコン樹脂と、前記電子部品の周辺部お
よび上部に充填された弾力性のあるゲル状に硬化
する第２の紫外線硬化形シリコン樹脂とを具備す
ることを特徴としたパツケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273369A JPS62133742A (ja) | 1985-12-06 | 1985-12-06 | パツケ−ジ |
| US06/900,532 US4709301A (en) | 1985-09-05 | 1986-08-26 | Package |
| EP86112244A EP0214621B1 (en) | 1985-09-05 | 1986-09-04 | A package comprising a substrate and at least one electronic component |
| DE86112244T DE3688164T2 (de) | 1985-09-05 | 1986-09-04 | Packung mit einem Substrat und mindestens einem elektronischen Bauelement. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273369A JPS62133742A (ja) | 1985-12-06 | 1985-12-06 | パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62133742A JPS62133742A (ja) | 1987-06-16 |
| JPH0516667B2 true JPH0516667B2 (ja) | 1993-03-05 |
Family
ID=17526940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60273369A Granted JPS62133742A (ja) | 1985-09-05 | 1985-12-06 | パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133742A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171343U (ja) * | 1983-04-28 | 1984-11-16 | 株式会社デンソー | 混成集積回路装置 |
| JPS60116151A (ja) * | 1983-11-28 | 1985-06-22 | Matsushita Electric Works Ltd | 電子部品の封止法 |
| JPS6120771U (ja) * | 1984-07-09 | 1986-02-06 | 日本フエラス工業株式会社 | サツシ枠の建付装置 |
-
1985
- 1985-12-06 JP JP60273369A patent/JPS62133742A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62133742A (ja) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| EP0421005B1 (en) | Process of assembling an electronic package | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| US4709301A (en) | Package | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0521342B2 (ja) | ||
| JPH0516667B2 (ja) | ||
| KR20040075683A (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPS58122753A (ja) | 高密度チツプキヤリア | |
| KR100319400B1 (ko) | 반도체패키지및그제조방법 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS6239036A (ja) | ハイブリツドｉｃ | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2541494B2 (ja) | 半導体装置 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| KR100320729B1 (ko) | 반도체칩 모듈 및 그 제조방법 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| JP2532543B2 (ja) | 半導体装置 | |
| JP2523641B2 (ja) | 半導体装置 |