JPS62133742A - パツケ−ジ - Google Patents
パツケ−ジInfo
- Publication number
- JPS62133742A JPS62133742A JP60273369A JP27336985A JPS62133742A JP S62133742 A JPS62133742 A JP S62133742A JP 60273369 A JP60273369 A JP 60273369A JP 27336985 A JP27336985 A JP 27336985A JP S62133742 A JPS62133742 A JP S62133742A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- silicone resin
- package
- ultraviolet curable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置等に使用されるパッケージに係わシ、
特に信号等を授受する入出力ビンを配線基板に設は電子
部品を実装してシリコンコーティングされたパッケージ
に関するものである。
特に信号等を授受する入出力ビンを配線基板に設は電子
部品を実装してシリコンコーティングされたパッケージ
に関するものである。
従来、この種のパッケージは、第２図に示すように内部
に複数層の導体配線層１を有し裏面に入出力ピン２が設
けられた配線基板３上に電子部品４が実装され、リード
５を介して前記導体配線層１に接続されて電子部品４０
周辺部はシリコン樹脂６によシ被榎されている。（例え
ば、ＢｒａｄＯｌｄｅｒ ａｎｄ Ｒｉｃｈａｒｄ Ａ
、、 ”Ｎｏｎ−ｈｅｒｍｅｔｉｃｐａｃｋａｇｉｎｇ
ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ｈｙｂｒｉｄｓ”。
に複数層の導体配線層１を有し裏面に入出力ピン２が設
けられた配線基板３上に電子部品４が実装され、リード
５を介して前記導体配線層１に接続されて電子部品４０
周辺部はシリコン樹脂６によシ被榎されている。（例え
ば、ＢｒａｄＯｌｄｅｒ ａｎｄ Ｒｉｃｈａｒｄ Ａ
、、 ”Ｎｏｎ−ｈｅｒｍｅｔｉｃｐａｃｋａｇｉｎｇ
ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ｈｙｂｒｉｄｓ”。
Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｌｎｇ ａｎｄ
Ｐｒｏｄｕｃｔｉｏｎ 。
Ｐｒｏｄｕｃｔｉｏｎ 。
Ｊｕｎｅ 、１９）９．Ｐ１３７〜１３９）。
上述した従来のパッケージでは、電子部品４の交換時に
、リード５と電子部品４と配線基板３とで囲まれた領域
に充填されたシリコン樹脂６の除去が困難であシ、特に
リード５が微細化したり、電子部品４がフェイスダウン
実装となると、り一ド５と電子部品４と配線基板３とで
囲まれた領域が狭くなシ、シリコン樹脂６が除去できず
、またシリコン樹脂を溶解させる有機溶剤への浸漬時に
シリコン樹脂８の膨張でリード５が切断されたシ、配線
基板１からリード５が剥れたシするなどの問題があった
。
、リード５と電子部品４と配線基板３とで囲まれた領域
に充填されたシリコン樹脂６の除去が困難であシ、特に
リード５が微細化したり、電子部品４がフェイスダウン
実装となると、り一ド５と電子部品４と配線基板３とで
囲まれた領域が狭くなシ、シリコン樹脂６が除去できず
、またシリコン樹脂を溶解させる有機溶剤への浸漬時に
シリコン樹脂８の膨張でリード５が切断されたシ、配線
基板１からリード５が剥れたシするなどの問題があった
。
本発明によるパッケージは１、配線基板上に実装された
電子部品とこの電子部品のリードとで囲まれた領域に紫
外線照射によシ未硬化ないし半硬化する第１の紫外線硬
化形シリコン樹脂を充填し、この第１の紫外線硬化形シ
リコン樹脂上に弾性力のあるゲル状に硬化する第２の紫
外線硬化形シリコン樹脂を充填するものである。
電子部品とこの電子部品のリードとで囲まれた領域に紫
外線照射によシ未硬化ないし半硬化する第１の紫外線硬
化形シリコン樹脂を充填し、この第１の紫外線硬化形シ
リコン樹脂上に弾性力のあるゲル状に硬化する第２の紫
外線硬化形シリコン樹脂を充填するものである。
第１のシリコン樹脂が硬化されていないので、有機溶剤
に溶解される。
に溶解される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す縦断面図であり、前述
の図と同一部分には同一符号を付しである。同図におい
て、配線基板１の表面にはリード用パッド８が、その裏
面には入出力ピン２がそれぞれ設けられておシ、このリ
ード用パッド８と入出力ピン２とは配線基板３内で導体
配線層１によシミ気的に接続されている。才た、この配
線基板１上には図示しないが例えばエポキシ樹脂などの
接着剤によシスペーサ９が固定配置され、さらにこのス
ペーサ９上には電子部品４がフェースダウンで接着配置
され、電子部品４のリード５が配線基板３上のリード用
パッド８に電気的に接続されている。また、この配線基
板３上にはその周辺部に枠体１０が図示しないが接着剤
によシ取付固定されている。そして、この枠体１０内に
は紫外線硬化形のシリコン樹脂が充填され、上方側から
紫外線を照射することによシ、電子部品４および電子部
品４のリード５の影になる部分が未硬化ないしは半硬化
状態となる第１のシリコン樹脂１１が形成され、その周
辺部および上部には弾力性のあるゲル状に硬化する第２
のシリコン樹脂１２が形成されている。また、枠体１０
の開口部には電子部品４と図示しない熱伝導性コンパウ
ンドで接触してキャップ１３が図示しないが接着剤によ
シ取付固定されている。このキャップ１３は、ヒートシ
ンク等の放熱部品を接着、半田付けまたは熱伝導性コン
パウンドによる接続等によシ、電子部品４で発生する熱
を外部に導く機能を有しておシ、空冷するためのヒート
シンクまたは水冷するための冷却板と一体化しても良い
。また、スペーサ９は、絶縁性であれば配線基板３と電
子部品４との接着剤も絶縁性であることが望ましいが、
電子部品４のスペーサ９との接する面か絶縁されていた
）、配線基板３のスペーサ９との接する面が絶縁されて
いれば、スペーサ９および接着剤は導電性でも良い。ま
た、配線基板３の枠体１０との接する部分が絶縁されて
いれば、枠体１０および接着剤は導電性でも良い。さら
に配線基板３の枠体１０と接する部分が絶縁され、かつ
その上に専用の金属層を設ければ、金属の場合の枠体１
０と配線基板３とを半田付けできる。
の図と同一部分には同一符号を付しである。同図におい
て、配線基板１の表面にはリード用パッド８が、その裏
面には入出力ピン２がそれぞれ設けられておシ、このリ
ード用パッド８と入出力ピン２とは配線基板３内で導体
配線層１によシミ気的に接続されている。才た、この配
線基板１上には図示しないが例えばエポキシ樹脂などの
接着剤によシスペーサ９が固定配置され、さらにこのス
ペーサ９上には電子部品４がフェースダウンで接着配置
され、電子部品４のリード５が配線基板３上のリード用
パッド８に電気的に接続されている。また、この配線基
板３上にはその周辺部に枠体１０が図示しないが接着剤
によシ取付固定されている。そして、この枠体１０内に
は紫外線硬化形のシリコン樹脂が充填され、上方側から
紫外線を照射することによシ、電子部品４および電子部
品４のリード５の影になる部分が未硬化ないしは半硬化
状態となる第１のシリコン樹脂１１が形成され、その周
辺部および上部には弾力性のあるゲル状に硬化する第２
のシリコン樹脂１２が形成されている。また、枠体１０
の開口部には電子部品４と図示しない熱伝導性コンパウ
ンドで接触してキャップ１３が図示しないが接着剤によ
シ取付固定されている。このキャップ１３は、ヒートシ
ンク等の放熱部品を接着、半田付けまたは熱伝導性コン
パウンドによる接続等によシ、電子部品４で発生する熱
を外部に導く機能を有しておシ、空冷するためのヒート
シンクまたは水冷するための冷却板と一体化しても良い
。また、スペーサ９は、絶縁性であれば配線基板３と電
子部品４との接着剤も絶縁性であることが望ましいが、
電子部品４のスペーサ９との接する面か絶縁されていた
）、配線基板３のスペーサ９との接する面が絶縁されて
いれば、スペーサ９および接着剤は導電性でも良い。ま
た、配線基板３の枠体１０との接する部分が絶縁されて
いれば、枠体１０および接着剤は導電性でも良い。さら
に配線基板３の枠体１０と接する部分が絶縁され、かつ
その上に専用の金属層を設ければ、金属の場合の枠体１
０と配線基板３とを半田付けできる。
このような構成によれば、電子部品４等を交換する場合
、まず第２のシリコン樹脂１２を剥がし、次に第１のシ
リコン樹脂１１を有機溶剤に浸漬する゛ことによシ、溶
解され、容易に除去することができる。
、まず第２のシリコン樹脂１２を剥がし、次に第１のシ
リコン樹脂１１を有機溶剤に浸漬する゛ことによシ、溶
解され、容易に除去することができる。
以上説明したように本発明によれば、配線基板上に実装
された電子部品とこの電子部品のリードとで囲まれた領
域に硬化しない第１の紫外線硬化形シリコン樹脂を充填
したことによシ、電子部品の交換時に電子部品のリード
の外側の第２の紫外線硬化形シリコン樹脂のみを剥離し
、第１のシリコン樹脂を有機溶剤に浸漬することによシ
、溶解され、容易に除去されるので、電子部品のリード
の切断および配線基板からの剥れ等を確実に防止するこ
とができるという極めて優れた効果が得られる。
された電子部品とこの電子部品のリードとで囲まれた領
域に硬化しない第１の紫外線硬化形シリコン樹脂を充填
したことによシ、電子部品の交換時に電子部品のリード
の外側の第２の紫外線硬化形シリコン樹脂のみを剥離し
、第１のシリコン樹脂を有機溶剤に浸漬することによシ
、溶解され、容易に除去されるので、電子部品のリード
の切断および配線基板からの剥れ等を確実に防止するこ
とができるという極めて優れた効果が得られる。
【図面の簡単な説明】
第１図は本発明によるパッケージの一実施例を示す縦断
面図、第２図は従来のノくツケージを示す縦断面図であ
る。 １・・・・導体配線層、２・・・・入出力ピン、３争・
・・配線基板、４・・・・電子部品、５・・争・ リー
ド、８拳・ ・・リード用ノくラド、９・・・・スペー
サ、１０・・・・枠体、１１・・・・第１のシリコン樹
脂、１２・・・・第２のシリコン樹脂、１３・・・・キ
ャップ。
面図、第２図は従来のノくツケージを示す縦断面図であ
る。 １・・・・導体配線層、２・・・・入出力ピン、３争・
・・配線基板、４・・・・電子部品、５・・争・ リー
ド、８拳・ ・・リード用ノくラド、９・・・・スペー
サ、１０・・・・枠体、１１・・・・第１のシリコン樹
脂、１２・・・・第２のシリコン樹脂、１３・・・・キ
ャップ。
Claims (1)
- リードを有する電子部品を実装した配線基板と、前記配
線基板上に取付固定された枠体と、前記電子部品と電子
部品のリードと配線基板とで囲まれる領域に充填された
硬化しない第１の紫外線硬化形シリコン樹脂と、前記電
子部品の周辺部および上部に充填された弾力性のあるゲ
ル状に硬化する第２の紫外線硬化形シリコン樹脂とを具
備することを特徴としたパッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273369A JPS62133742A (ja) | 1985-12-06 | 1985-12-06 | パツケ−ジ |
| US06/900,532 US4709301A (en) | 1985-09-05 | 1986-08-26 | Package |
| DE86112244T DE3688164T2 (de) | 1985-09-05 | 1986-09-04 | Packung mit einem Substrat und mindestens einem elektronischen Bauelement. |
| EP86112244A EP0214621B1 (en) | 1985-09-05 | 1986-09-04 | A package comprising a substrate and at least one electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273369A JPS62133742A (ja) | 1985-12-06 | 1985-12-06 | パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62133742A true JPS62133742A (ja) | 1987-06-16 |
| JPH0516667B2 JPH0516667B2 (ja) | 1993-03-05 |
Family
ID=17526940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60273369A Granted JPS62133742A (ja) | 1985-09-05 | 1985-12-06 | パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133742A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171343U (ja) * | 1983-04-28 | 1984-11-16 | 株式会社デンソー | 混成集積回路装置 |
| JPS60116151A (ja) * | 1983-11-28 | 1985-06-22 | Matsushita Electric Works Ltd | 電子部品の封止法 |
| JPS6120771U (ja) * | 1984-07-09 | 1986-02-06 | 日本フエラス工業株式会社 | サツシ枠の建付装置 |
-
1985
- 1985-12-06 JP JP60273369A patent/JPS62133742A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171343U (ja) * | 1983-04-28 | 1984-11-16 | 株式会社デンソー | 混成集積回路装置 |
| JPS60116151A (ja) * | 1983-11-28 | 1985-06-22 | Matsushita Electric Works Ltd | 電子部品の封止法 |
| JPS6120771U (ja) * | 1984-07-09 | 1986-02-06 | 日本フエラス工業株式会社 | サツシ枠の建付装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516667B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6313528B1 (en) | Compliant multichip package | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| KR20040059742A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
| JPS62133741A (ja) | パツケ−ジ | |
| JPS58122753A (ja) | 高密度チツプキヤリア | |
| JPH0516667B2 (ja) | ||
| JPS61137349A (ja) | 半導体装置 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2541494B2 (ja) | 半導体装置 | |
| US6262483B1 (en) | Semiconductor chip module and method for manufacturing the same | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JPS618959A (ja) | 半導体装置 | |
| JP3933910B2 (ja) | 半導体装置の製造方法および積層構造体の製造方法 | |
| JPH09205164A (ja) | 半導体チップパッケージ及びその製造方法 | |
| KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR900001744B1 (ko) | 반도체장치 | |
| KR20000074351A (ko) | 반도체패키지 및 그 제조방법 | |
| KR950004510A (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 |