JPH0934793A - 主記憶キー制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 主メモリのキー機能がある既存のプロセッサ
を、キー機能のない汎用のメモリ・ユニット（メモリ・
コントロール回路も含む）に接続可能に構成し、低価格
で信頼性の高いデータ処理システムを提供すること。 【解決手段】 キー機能付プロセッサ２０と、キー機能
なしのメモリ・コントロール・ユニット３０を具備する
データ処理装置において、キー・ベース・アドレスＫＢ
により区分された部分をキー・ストレイジ空間ＫＳＭと
して使用する主記憶４０と、ＫＢが記入されたキー・ベ
ース・アドレス保持手段５と、キー機能付プロセッサ２
０からのアクセス要求を受けるリクエスト保持手段１
と、このアクセス要求に指示されたアドレスと、前記Ｋ
Ｂを加算する加算手段６と、この加算手段６から出力さ
れたアドレスと、前記アクセス要求に指示されたアドレ
スのいずれか一方をアクセス要求の内容に応じて出力す
る選択出力手段８を具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主記憶キー制御装置
に係り、特に主メモリのキー機能がある既存のプロセッ
サを、キー機能のない汎用の低価格メモリユニットに接
続して、低価格でしかも信頼性の高いデータ処理システ
ムを提供可能とするものに関する。

【０００２】

【従来の技術】従来のコンピュータでは、図３に示す如
く、主メモリ１０３を複数の領域Ａ₀〜Ａ_n にわけてお
き、各領域にキーＫ₀ 〜Ｋ_n を付加しておく。そしてＣ
ＰＵ１００から主メモリ１０３にアクセスする場合、Ｃ
ＰＵ１００側に予めキーＫ₀ 〜Ｋ_n を用意しておき、ア
クセス先のアドレスに応じたキーを、このアドレスと共
にメモリ制御部１０１に送出する。メモリ制御部１０１
でもアドレス対応にキーＫ₀ 〜Ｋ_n を記憶するキースト
レイジ１０２が用意されているので、メモリ制御部１０
１ではそのアクセス先アドレスによりキーストレイジ１
０２をアクセスしてアクセス先に応じたキーを読み出
し、これをＣＰＵ１００から伝達されたキーと比較し、
一致したとき、ＣＰＵ１００からのアクセス要求を主メ
モリ１０３に行う。

【０００３】例えば、ＣＰＵ１００からのアクセス先ア
ドレスが領域Ａ₁ であるとき、ＣＰＵ１００はアクセス
先アドレスと共にキーＫ₁ をもメモリ制御部１０１に送
る。メモリ制御部１０１では、このアクセス先アドレス
より得られた例えば上位Ｎビット（ＫＳ₀ 、ＫＳ₁ ・・
・ＫＳ_n のいずれかのアドレス）によりキーストレイジ
１０２をアクセスして、キーを読み出し、得られたキー
Ｋ₁ をＣＰＵ１００から伝達されたキーと比較する。

【０００４】ＣＰＵ１００から依頼されたアクセス先が
正確であれば、この両方のキー（Ｋ ₁ ）は一致するが、
不正確であれば一致しないので、このようにして不所望
の主メモリ１０３のアクセスを防止し、例えばライトア
クセスを防止し、システムの信頼性を向上することがで
きる。

【０００５】このような主記憶キー制御装置は、従来で
はいわゆる大型のコンピュータで使用されており、メモ
リ制御部１０１に特別なキーストレイジ１０２の如き、
キー制御回路を設けることが必要であった。

【０００６】このようなキー制御回路を設けない場合に
は、特開平６−３０９２３７号公報に記載のように主メ
モリのＤＡＴテーブル上にキーテーブルを借り置きする
ことが必要となりこの場合にはメモリ制御回路を含む汎
用の低価格のメモリユニットを使用することができなか
った。

【０００７】

【発明が解決しようとする課題】ところで最近では、コ
ンピュータの低価格化のために、メモリ制御回路を含む
汎用の低価格のメモリユニットを接続することが要求さ
れているが、このようなものには、キー制御回路が設け
られていない。

【０００８】従来の技術では、キー機能があるＣＰＵに
は専用のメモリ制御回路ユニットしか接続することがで
きず、汎用の低価格で大容量をカバーできるメモリ制御
回路ユニットが発表されても、前記専用のメモリ制御回
路ユニットに置換えることができなかった。

【０００９】従って本発明の目的は、キー制御回路のな
いメモリ制御回路を含む汎用のメモリユニットが使用可
能な主記憶キー制御装置を提供することである。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１（Ｂ）に示す如く、主メモリ・ユ
ニット４０のメモリ空間をアドレス０〜ＭＡＸとしたと
き、その一部をキー・ストレイジ空間ＫＳＭとし他を主
記憶空間ＭＳとして区分する。このキー・ストレイジ空
間ＫＳＭは、例えばメモリ空間のアドレスＫＢ〜ＭＡＸ
を使用し、キー・ストレイジ空間ＫＳＭをアクセスする
ときは、キー・ストレイジをアクセスするアドレスに、
前記ＫＢをキー・ベース・アドレスとして付加する。

【００１１】このため本発明では、図１（Ａ）に示す如
く、キー機能付ＣＰＵユニット２０と、キー機能のない
汎用メモリコントロールユニット３０との間に、入力レ
ジスタ１、２、出力レジスタ３、４、キー・ベース・ア
ドレスレジスタ５、加算部６、減算部７、マルチプレク
サ８、９を設ける。また前記汎用メモリ・コントロール
・ユニット３０に主メモリ・ユニット４０を接続する。

【００１２】キー・ベース・アドレスレジスタ５に前記
キー・ベース・アドレスＫＢを保持する。キー機能付Ｃ
ＰＵユニット２０の出力側に設けられた入力レジスタ１
には、キー機能付ＣＰＵユニット２０から出力されるメ
モリ・アクセス・コマンドを保持する。

【００１３】このコマンドのうち、アドレス部分がその
ままマルチプレクサの一方の入力端に入力され、マルチ
プレクサ８の他方の入力端には加算部６においてアドレ
ス部分と前記キー・ベース・アドレスＫＢとを加算して
得られたキー・ストレイジ空間ＫＳＭ用のアドレスが入
力される。

【００１４】マルチプレクサ８は入力レジスタ１にセッ
トされたメモリ・アクセス・コマンドがキーアクセスの
場合には、前記加算部６より入力されたキー・ストレイ
ジ空間ＫＳＭ用のアドレスが出力され、通常のメモリア
クセスの場合には入力レジスタ１から入力されたアドレ
スが出力され、レジスタ２にセットされる。なおレジス
タ１にセットされたオペコード部分は、マルチプレクサ
８を経由せず、そのままレジスタ２にセットされる。

【００１５】図１（Ａ）において、キー機能付ＣＰＵユ
ニット２０から出力されたメモリ・アクセス・コマンド
がレジスタ１にセットされると、図示省略した解読部が
このコマンドの内容を判別し、通常のメモリ・アクセス
・コマンドであれば、マルチプレクサ８から入力レジス
タ１側のアドレスが出力されてそのままレジスタ２に入
力され、キー機能無しの汎用メモリ・コントロール・ユ
ニット３０に送出される。

【００１６】コマンドの内容がキー・アクセス・コマン
ドであれば、加算部６において、キー・ベース・アドレ
スレジスタ５に設定されたキー・ベース・アドレスＫＢ
と入力レジスタ１側のアドレスが加算されたものがマル
チプレクサ８から出力されてレジスタ２に入力され、汎
用メモリ・コントロール・ユニット３０に送出される。
そして図１（Ｂ）に示す主メモリ・ユニット４０のキー
・ストレイジ空間ＫＳＭがアクセスされ、例えば所望の
キーが読み出される。

【００１７】なお、アクセス結果は例えば読み出された
キーは汎用メモリ・コントロール・ユニット３０から出
力レジスタ３にそのアクセス先のアドレスとともに出力
される。このアドレスは減算部７とマルチプレクサ９の
一方の入力端にそれぞれ入力される。またマルチプレク
サ９の他方の入力端には減算部７からの出力が入力され
ている。このとき減算部７には、前記キー・ベース・ア
ドレスレジスタ５からキー・ベース・アドレスＫＢが伝
達されているので、出力レジスタ３から入力されたアド
レスはこの減算部７においてキー・ベース・アドレスＫ
Ｂだけ減算される。例えば前記の如く、キー・ストレイ
ジ空間ＫＳＭがアクセスされた場合は、この減算の結果
入力レジスタ１にセットされたアドレスに復するものと
なる。

【００１８】そして出力レジスタ３にセットされたアド
レスを、図示省略した解読部が解読して、アクセス先が
主メモリ・ユニット４０のキー・ストレイジ空間ＫＳＭ
の場合にはマルチプレクサ９から減算部７からの入力を
出力レジスタ４に出力し、主記憶空間ＭＳの場合には、
出力レジスタ３からの入力されたアドレスを出力レジス
タ４に出力する。なお、マルチプレクサ９より出力され
るのはアドレスデータであり、出力レジスタ３にセット
されたアクセス結果の部分はマルチプレクサ９を経由せ
ず、そのまま出力レジスタ４にセットされる。

【００１９】このようにして主メモリ・ユニット４０の
キー・ストレイジ空間ＫＳＭより所望のキーを読み出す
ことができるので、このキーをキー機能付ＣＰＵユニッ
ト２０ですでに持っているキーと一致するか否か比較す
ることができる。

【００２０】このようにしてメモリに直接キー・ストレ
イジ空間を設けることができ、しかもメモリ・コントロ
ール・ユニット側でキーの比較を行う必要もないので、
キー機能のない、汎用のメモリ・コントロール・ユニッ
トを使用することが可能となる。

【００２１】

【発明の実施の形態】本発明の一実施例を図２にもとづ
き他図を参照して説明する。図２において他図と同記号
は同一部を示し、１は入力レジスタ、２は入力レジス
タ、３は出力レジスタ、４は出力レジスタ、５はキー・
ベース・アドレスレジスタ、６は加算部、７は減算部、
８はマルチプレクサ、９はマルチプレクサ、１０は解読
部、１１は解読部、２０はキー機能付ＣＰＵユニット、
３０はキー機能なしの汎用メモリ・コントロール・ユニ
ット、４０は主メモリ・ユニット、５０はサービス・プ
ロセッサである。

【００２２】入力レジスタ１は、キー機能付ＣＰＵユニ
ット２０からのメモリ・アクセス・コマンドを出力する
ものである。このメモリ・アクセス・コマンドには、ア
クセス先のアドレスとアクセス内容を示すＯＰコード等
が記入されている。

【００２３】入力レジスタ２はキー機能なしの汎用メモ
リ・コントロール・ユニット３０に対するメモリ・アク
セス・コマンドがセットされるものであり、演算コード
部分は前記入力レジスタ１からの演算コード部分がその
ままセットされる。そして主メモリ・ユニット４０のキ
ー・ストレイジ空間ＫＳＭをアクセスする場合は加算部
６から出力されたアドレスがそのアドレス部分にセット
される。しかし主記憶空間ＭＳをアクセスする場合は、
前記入力レジスタ１のアドレス部分がセットされる。

【００２４】出力レジスタ３は、キー機能なしの汎用メ
モリ・コントロール・ユニット３０から出力された主メ
モリ・ユニット４０に対するアクセス結果が、そのアク
セス先のアドレスとともにセットされるものである。

【００２５】出力レジスタ４は、キー機能付ＣＰＵユニ
ット２０に、主メモリ・ユニット４０に対するアクセス
結果を出力するものであり、アクセス結果部分は前記出
力レジスタ３からのアクセス結果部分がそのままセット
される。そして主メモリ・ユニット４０のキー・ストレ
イジ空間ＫＳＭをアクセスした場合は、減算部７から出
力されたアドレスがそのアドレス部分にセットされる。
しかし主記憶空間ＭＳをアクセスした場合は前記出力レ
ジスタ３のアドレス部分がセットされる。

【００２６】キー・ベース・アドレスレジスタ５は、前
記図１（Ｂ）に示すキー・ベース・アドレスＫＢが保持
されるものである。このキー・ベース・アドレスＫＢ
は、システムの立上り時に例えばサービス・プロセッサ
５０により設定される。勿論本発明はこれに限定される
ものではなく、例えばオペレータがキーボード等より入
力してもよい。

【００２７】加算部６は、前記キー・ベース・アドレス
レジスタ５にセットされたキー・ベース・アドレスＫＢ
と、入力レジスタ１にセットされたコマンドのアドレス
部分に記入されたアドレスとを加算するものであり、こ
の加算した値はマルチプレクサ８の入力端の一方に伝達
される。

【００２８】減算部７は、出力レジスタ３にセットされ
たアドレスからキー・ベース・アドレスＫＢを減算する
ものであり、この減算した値はマルチプレクサ９の入力
端の一方に伝達される。

【００２９】マルチプレクサ８は加算部６から伝達され
たアドレスの加算値と、入力レジスタ１から伝達された
アドレスのいずれか一方を選択出力するものである。こ
の場合、入力レジスタ１にセットされたコマンドがキー
・アクセス・コマンドである場合、前記加算部６から伝
達された加算値を出力し、それ以外の場合は入力レジス
タ１から伝達されたアドレスを出力する。

【００３０】マルチプレクサ９は減算部７から伝達され
たアドレスの減算値と、出力レジスタ３から伝達された
アドレスのいずれか一方を選択出力するものである。こ
の場合、出力レジスタ３にセットされたアドレスがキー
・ストレイジ空間ＫＳＭである場合、前記減算部７から
伝達された減算値を出力し、それ以外の場合は出力レジ
スタ３から伝達されたアドレスを出力する。

【００３１】解読部１０は入力レジスタ１にセットされ
たコマンドがキー・アクセス・コマンドか否かを、該コ
マンドの演算コード部分を解読することにより識別する
ものであり、キー・アクセス・コマンドか否かを示す識
別信号をマルチプレクサ８に出力する。

【００３２】解読部１１は出力レジスタ３にセットされ
たアクセス結果がキー・ストレイジ空間ＫＳＭに対する
ものか否かを、そのアドレス部分をチェックしてキー・
ベース・アドレスＫＢよりも大きいか否か判断すること
により識別するものである。このためキー・ベース・ア
ドレスレジスタ５より、キー・ベース・アドレスＫＢが
伝達されている。即ちこのアドレス部分に記入されたア
ドレスがキー・ストレイジ空間ＫＳＭのものであれば、
アクセス結果がキー・ストレイジ空間に対するものと判
断する。このようにしてキー・ストレイジ空間ＫＳＭに
対するものか否かを判断して、これに応じた識別信号を
マルチプレクサ９に出力する。

【００３３】キー機能付ＣＰＵユニット２０は、メモリ
をアクセスするとき、メモリを複数の領域に区分化して
おき、その区分毎にそれぞれキーを保持し、メモリアク
セスのときそのアクセス先の領域に対応するキーをキー
ストレイジより読み出し、これが保持しているものと一
致したときメモリアクセスを実行するように構成された
ものである。

【００３４】汎用メモリ・コントロール・ユニット３０
は、キー機能付ＣＰＵユニット２０から主メモリ・ユニ
ット４０に対するアクセス要求があった場合、これに対
する処理を行うものであって、そのアクセス先アドレス
と共にアクセス結果を出力するものであり、キー機能の
ないもので構成されている。

【００３５】主メモリ・ユニット４０は、例えばＤＲＡ
Ｍで構成される主記憶であり、キー・ベース・アドレス
ＫＢにより主記憶空間ＭＳと、キー・ストレイジ空間Ｋ
ＳＢに区分けられている。そしてキー・ストレイジ空間
ＫＳＭにはキー機能付ＣＰＵユニット２０が保持してい
るものと同一のキーＫ₀ 、Ｋ₁ ・・・Ｋ_n が格納されて
いる。これらキーＫ₀ 、Ｋ₁ ・・・Ｋ_n は、キー・スト
レイジ空間ＫＳＭのオフセット値ＫＳ₀ 、ＫＳ₁ ・・・
ＫＳ_n のところに記入されている。そしてこれらオフセ
ット値ＫＳ₀ 、ＫＳ₁ ・・・ＫＳ_n は、図３に示すキー
ストレイジ１０２のアドレスＫＳ₀ 、ＫＳ₁ ・・・ＫＳ
_n と一致するものである。

【００３６】ところで、キー機能付ＣＰＵユニット２０
からキー・ストレイジ空間ＫＳＭをアクセスする場合、
キー機能付ＣＰＵユニット２０から出力されたコマンド
に、アクセス先アドレスとして前記オフセット値ＫＳ₀
〜ＫＳ_n の１つを記入する。そしてこのオフセット値Ｋ
Ｓｉに対し、前記キー・ベース・アドレスＫＢが加算さ
れた（ＫＳｉ＋ＫＢ）により、キー・ストレイジ空間Ｋ
ＳＭがアクセスされ、例えばキーＫｉが読み出されるこ
とになる。

【００３７】次に本発明の動作を説明する。 （１）キー・ストレイジ空間ＫＳＭをアクセスする場
合、例えばキーＫ₁ を読み出す場合、キー機能付ＣＰＵ
ユニット２０は、アドレスとしてＫＳ₁ を記入し、アク
セス態様としてリードを記入したキー・アクセス・コマ
ンドを入力レジスタ１に伝達する。これにより加算部６
は前記アドレスＫＳ ₁ にキー・ベース・アドレスＫＢを
加算した（ＫＳ₁ ＋ＫＢ）を出力してマルチプレクサ８
の一方の入力端に印加する。またマルチプレクサ８の他
方の入力端には入力レジスタ１にセットされた前記アド
レスＫＳ₁ がそのまま印加される。

【００３８】このとき、解読部１０は入力レジスタ１に
セットされたアクセス・コマンドを解読してこれがキー
・アクセス・コマンドであることを認識し、これを示す
識別信号例えば「１」をマルチプレクサ８に出力する。
これに応じてマルチプレクサ８は加算部６から伝達され
た前記（ＫＳ₁ ＋ＫＢ）を入力レジスタ２のアドレス部
分に伝達する。このとき、この入力レジスタ２の演算コ
ード部分には、前記入力レジスタ１の演算コード部分が
そのまま伝達される。

【００３９】このようにして、キー・アクセス・コマン
ドの場合入力レジスタ２には、入力レジスタ１にセット
されたアクセス・コマンドのアドレスにキー・ベース・
アドレスＫＢが加算されたアクセス・コマンドがセット
される。

【００４０】この入力レジスタ２にセットされたアクセ
ス・コマンドは汎用メモリ・コントロール・ユニット３
０に伝達される。汎用メモリ・コントロール・ユニット
３０は、これを解読して、主メモリ・ユニット４０のア
ドレス（ＫＳ₁ ＋ＫＢ）をアクセスし、即ちキー・スト
レイジ空間ＫＳＭをアクセスしてキーＫ₁ を読み出す。
そしてこのアクセス結果得られたキーＫ₁ にアクセス先
のアドレス（ＫＳ₁ ＋ＫＢ）を付加した出力データを出
力レジスタ３に送出する。

【００４１】解読部１１は、この出力レジスタ３のアド
レスがキー・ストレイジ空間ＫＳＭに対するアクセスで
あることを認識すると、これを示す識別信号例えば
「１」をマルチプレクサ９に出力する。これに応じてマ
ルチプレクサ９は減算部７から伝達された〔（ＫＳ₁ ＋
ＫＢ）−ＫＢ〕即ち入力レジスタ１にセットされた前記
キー・アクセス・コマンドのアドレスＫＳ₁ を出力レジ
スタ４のアドレス部分に伝達する。

【００４２】このとき出力レジスタ４のアクセス結果部
分には、前記出力レジスタ３のアクセス結果即ちキーＫ
₁ がそのまま伝達される。このようにして出力レジスタ
４にはアクセス結果得られたキーＫ₁ と、入力レジスタ
１に伝達されたコマンド内に記載されたアドレスＫＳ₁
がセットされ、キー機能付ＣＰＵユニット２０に伝達さ
れる。キー機能付ＣＰＵユニット２０では、このように
して読み出したキーＫ ₁ を、すでに自分が所有している
キーと比較して、一致、不一致をチェックすることによ
り、これからアクセスする領域が正確か否か判断するこ
とができる。

【００４３】（２）主記憶空間ＭＳをアクセスする場合 主記憶空間ＭＳをアクセスする場合、キー機能付ＣＰＵ
ユニット２０は、アドレスとしてアクセス先である、前
記キー・ベース・アドレスＫＢ以下の値を記入し、アク
セス態様として例えばリードを記入したリード・コマン
ドを入力レジスタ１に伝達する。

【００４４】このとき解読部１０は入力レジスタ１にセ
ットされたアクセス・コマンドを解読してキー・アクセ
ス・コマンドでないことを認識し、これを示す識別信号
例えば「０」をマルチプレクサ８に出力する。これに応
じてマルチプレクサ８は入力レジスタ１から伝達された
アドレスを出力して入力レジスタ２のアドレス部分に伝
達する。このときこの入力レジスタ２の演算コード部分
には、前記入力レジスタ１の演算コード部分がそのまま
伝達されているので、結局入力レジスタ２には入力レジ
スタ１にセットされたコマンドがそのままセットされ
る。

【００４５】このようにして入力レジスタ２にセットさ
れたコマンドは汎用メモリ・コントロール・ユニット３
０に伝達されて、例えばこれにもとづく主記憶空間ＭＳ
へのリードが行われ、汎用メモリ・コントロール・ユニ
ット３０はそのリード結果とアクセス先アドレスを出力
レジスタ３に出力する。

【００４６】解読部１１は、この出力レジスタ３のアド
レスがキー・ストレイジ空間ＫＳＭに対するものでない
ことを認識すると、これを示す識別信号例えば「０」を
マルチプレクサ９に出力する。これに応じてマルチプレ
クサ９は出力レジスタ３から伝達されたアドレスを出力
して、出力レジスタ４のアドレス部分に伝達する。

【００４７】このとき出力レジスタ３のアクセス結果部
分はそのまま出力レジスタ４のアクセス結果部分に伝達
される。このようにして出力レジスタ４には出力レジス
タ３にセットされたデータがそのままセットされる。こ
れによりキー機能付ＣＰＵユニット２０は、主記憶空間
ＭＳをアクセスすることができ、例えばリード・コマン
ドにより得られたデータを用いて処理を遂行することが
できる。

【００４８】なお上記説明ではキー・ベース・アドレス
レジスタ５にサービス・プロセッサ５０によりキー・ベ
ース・アドレスＫＢを記入した例について説明したが、
本発明は勿論これにのみ限定されるものではない。例え
ば、キーボード等によりオペレータが入力してもよい。

【００４９】また、上記説明では、キー機能付ＣＰＵユ
ニット２０が一個の場合について説明したが、本発明は
勿論これにのみ限定されるものではなく、複数のキー機
能付ＣＰＵユニットを使用する、マルチプロセッサシス
テムにも適用することもできる。

【００５０】上記説明では汎用メモリ・コントロール・
ユニットからの出力データにアドレスを付加した例につ
いて説明したが、出力データにアドレスを必ずしも付加
する必要はない。例えばマルチプロセッサシステムの場
合、出力データにアドレスが付加されていれば、これを
チェックすることによりアクセス要求元のプロセッサ
が、バス上に出力された出力データが自分の要求したも
のであるか否か判断できるが、アドレスで判断する代わ
りに他の手法、例えばアクセス元プロセッサのＩＤコー
ドを付加するようにすることもできる。

【００５１】上記説明においては、キー機能のない汎用
メモリ・コントロール・ユニット３０と、主メモリ・ユ
ニット４０とを一体化したキー機能のない汎用のメモリ
・ユニットを使用することができる。

【００５２】本発明によれば、キー・ベース・アドレス
により主メモリ・ユニットを主記憶空間とキー・ストレ
イジ空間に分けることができ、キー機能無しの汎用メモ
リ・コントロール・ユニットにより簡単にキー・ストレ
イジ空間をアクセス可能とすることができるので、コン
ピュータシステムを、低価格のキー機能無しの汎用メモ
リ・コントロール・ユニットを使用して、キー機能付Ｃ
ＰＵユニットと接続して構成することができるので、例
えばチャネルを経由して接続された入出力装置からのラ
イト要求が行われたような場合でも、キーを確認するこ
とにより信頼性の高いコンピュータシステムを低価格で
構成することができる。

【００５３】勿論、キー機能のない汎用メモリ・コント
ロール・ユニットと主メモリ・ユニットとを一体化した
キー機能のない汎用の低価格のメモリ・ユニットを使用
して前記信頼性の高いコンピュータシステムを構成する
ことができる。

【００５４】またキー機能なしの汎用のメモリ・ユニッ
トのメモリ容量が変更になった場合、キー・ベース・ア
ドレスレジスタ５に設定される設定値を変更することが
できる。

【００５５】

【発明の効果】請求項１に記載された本発明によれば、
キー機能付ＣＰＵユニットを、キー機能のない汎用の低
価格のメモリ・ユニットに接続することができるので、
ＣＰＵのキー機能を生かしたままシステムの信頼性を落
とさずキー機能のないメモリ・ユニットを使用したコン
ピュータシステムを安く、構成することができる。

【００５６】また請求項２に記載された本発明によれ
ば、キー・ベース・アドレスを変更することがきわめて
簡単にできるので、メモリ容量が変更になっても簡単に
これに対応することができる。

【図面の簡単な説明】

【図１】本発明の原理構成図を示す。

【図２】本発明の一実施例構成図を示す。

【図３】従来例説明図を示す。

【符号の説明】

１ 入力レジスタ ２ 入力レジスタ ３ 出力レジスタ ４ 出力レジスタ ５ キー・ベース・アドレスレジスタ ６ 加算部 ７ 減算部 ８ マルチプレクサ ９ マルチプレクサ １０ 解読部 １１ 解読部 ２０ キー機能付ＣＰＵユニット ３０ 汎用メモリ・コントロール・ユニット ４０ 主メモリ・ユニット ５０ サービス・プロセッサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 キー機能付プロセッサと、キー機能なし
   のメモリ・コントロール・ユニットを具備するデータ処
   理装置において、 キー・ベース・アドレスにより区分された部分をキー・
   ストレイジ空間として使用する主記憶と、 キー・ベース・アドレスが記入されたキー・ベース・ア
   ドレス保持手段と、 キー機能付プロセッサからのアクセス要求を受けるリク
   エスト保持手段と、 このアクセス要求に指示されたアドレスと、前記キー・
   ベース・アドレスを加算する加算手段と、 この加算手段から出力されたアドレスと、前記アクセス
   要求に指示されたアドレスのいずれか一方を、アクセス
   要求の内容に応じて出力する選択出力手段を具備したこ
   とを特徴とする主記憶キー制御装置。
2. 【請求項２】 主記憶容量が変更されたとき、前記キー
   ・ベース・アドレスを変更することを特徴とする請求項
   １記載の主記憶キー制御装置。