JPH05175657A - 薄膜多層回路基板の製造方法 - Google Patents
薄膜多層回路基板の製造方法Info
- Publication number
- JPH05175657A JPH05175657A JP34428391A JP34428391A JPH05175657A JP H05175657 A JPH05175657 A JP H05175657A JP 34428391 A JP34428391 A JP 34428391A JP 34428391 A JP34428391 A JP 34428391A JP H05175657 A JPH05175657 A JP H05175657A
- Authority
- JP
- Japan
- Prior art keywords
- back surface
- conductor pattern
- pattern
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 セラミック基板の表面と裏面にそれぞれ所定
の表面導体パターンと裏面導体パターンを順次積層して
製作される薄膜多層回路基板の製造方法に関し、経済性
と信頼性を格段に向上させた薄膜多層回路基板の製造方
法の提供を目的とする。 【構成】 表面導体パターン５形成時にセラミック基板
20の裏面を覆う形で設けられる裏面保護膜30を、少なく
とも前記表面導体パターン５の形成時に使用するパター
ン形成レジスト３よりも耐薬品性に優れ、かつこれら各
表面導体パターン５間に設けられる導体間絶縁層10に対
応する耐熱性を有する材料によって構成したことを特徴
とする。
の表面導体パターンと裏面導体パターンを順次積層して
製作される薄膜多層回路基板の製造方法に関し、経済性
と信頼性を格段に向上させた薄膜多層回路基板の製造方
法の提供を目的とする。 【構成】 表面導体パターン５形成時にセラミック基板
20の裏面を覆う形で設けられる裏面保護膜30を、少なく
とも前記表面導体パターン５の形成時に使用するパター
ン形成レジスト３よりも耐薬品性に優れ、かつこれら各
表面導体パターン５間に設けられる導体間絶縁層10に対
応する耐熱性を有する材料によって構成したことを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基板の表面
と裏面にそれぞれ所定の表面導体パターンと裏面導体パ
ターンを順次積層して製作される薄膜多層回路基板の製
造方法（以下多層基板の製造方法と略す）に関する。
と裏面にそれぞれ所定の表面導体パターンと裏面導体パ
ターンを順次積層して製作される薄膜多層回路基板の製
造方法（以下多層基板の製造方法と略す）に関する。
【０００２】
【従来の技術】図２(a) と(b) と(c) と(d) 及び図３
(a) と(b) と(c) と(d) は従来の薄膜多層回路基板（以
下多層基板と称する）の製造工程を示す模式的要部側断
面図である。
(a) と(b) と(c) と(d) は従来の薄膜多層回路基板（以
下多層基板と称する）の製造工程を示す模式的要部側断
面図である。
【０００３】以下図２と図３に基づいて従来の多層基板
の製造工程を説明する。 (1) 第１工程〔図２(a) 参照〕 セラミック基板20の表面と裏面に例えばCr（クロム）と
Cu（銅）と再びCr（クロム）をスパッタして表面スパッ
タ膜１と裏面スパッタ膜１A を形成する。 (2) 第２工程〔図２(b) 参照〕 これら表面スパッタ膜１と裏面スパッタ膜１A の上にそ
れぞれ感光性アクリルレジストを塗布する。このレジス
トはセラミック基板20の表面と裏面に表面導体パターン
５と裏面導体パターン５A （後述）を形成するためのレ
ジストであって以下これをパターン形成レジスト３と呼
ぶ。 (3) 第３工程〔図２(c) 参照〕 セラミック基板20の表面と裏面の第１層目に形成される
回路パターンに対応する回路形成用マスク７（以下マス
ク７と呼ぶ）を載せ、紫外線αをそれぞれ照射して露光
を行う。 (4) 第４工程〔図２(d) 参照〕 マスク７を取り除いて現像を行う。この現像によって導
体パターン形成部を除く部分のパターン形成レジスト３
が除去される。 (5) 第５工程〔図３(a) 参照〕 化学的処理を施して導体パターン形成部分（パターン形
成レジスト３で覆われている部分）以外の表面スパッタ
膜１と裏面スパッタ膜１A を除去する。 (6) 第６工程〔図３(b) 参照〕 化学的処理によってこれら表面スパッタ膜１と裏面スパ
ッタ膜１A を覆っているパターン形成レジスト３を除去
する。なお、このパターン形成レジスト３は、メチレン
クロライド或いは有機アルカリの溶液中に浸漬する等に
よって除去される（以下この処理をレジスト除去処理と
称する）。このレジスト除去処理を行うことによってセ
ラミック基板20の表面と裏面には所定の回路構成を備え
た表面スパッタ膜１と裏面スパッタ膜１A が形成され
る。 (7) 第７工程〔図３(c) 参照〕 第１層目の表面導体パターン５の上にポリイミド樹脂を
塗布し、これを約 350°Ｃの温度でキュアして導体間絶
縁層10を形成する。この導体間絶縁層10の形成が終ると
その上に点線で示す第２層目の表面導体パターン５を形
成するためのパターン形成レジスト３（図中、２点鎖線
で示す）を塗布する。そして、このパターン形成レジス
ト３の塗布工程が終了すると次はこのセラミック基板20
の裏面に形成されている裏面導体パターン５A を覆う形
で裏面保護膜３A （図中、２点鎖線で示す）を形成す
る。なお、この裏面保護膜３A と前記パターン形成レジ
スト３は共に感光性アクリルレジストである。 (8) 第８工程〔図３(d) 参照〕 裏面保護膜３A の形成が終わると今度は前記手段と同等
の手段を用いて表面側に第２層目以降の表面導体パター
ン５を順次形成して行く。なお、前記裏面保護膜３A は
第２層目以降の表面導体パターン５を形成するために使
用されているパターン形成レジスト３と同一材料（感光
性アクリルレジスト）であることから、表面導体パター
ン５形成後のレジスト除去処理を行う時点でパターン形
成レジスト３と一緒に除去されてしまう。
の製造工程を説明する。 (1) 第１工程〔図２(a) 参照〕 セラミック基板20の表面と裏面に例えばCr（クロム）と
Cu（銅）と再びCr（クロム）をスパッタして表面スパッ
タ膜１と裏面スパッタ膜１A を形成する。 (2) 第２工程〔図２(b) 参照〕 これら表面スパッタ膜１と裏面スパッタ膜１A の上にそ
れぞれ感光性アクリルレジストを塗布する。このレジス
トはセラミック基板20の表面と裏面に表面導体パターン
５と裏面導体パターン５A （後述）を形成するためのレ
ジストであって以下これをパターン形成レジスト３と呼
ぶ。 (3) 第３工程〔図２(c) 参照〕 セラミック基板20の表面と裏面の第１層目に形成される
回路パターンに対応する回路形成用マスク７（以下マス
ク７と呼ぶ）を載せ、紫外線αをそれぞれ照射して露光
を行う。 (4) 第４工程〔図２(d) 参照〕 マスク７を取り除いて現像を行う。この現像によって導
体パターン形成部を除く部分のパターン形成レジスト３
が除去される。 (5) 第５工程〔図３(a) 参照〕 化学的処理を施して導体パターン形成部分（パターン形
成レジスト３で覆われている部分）以外の表面スパッタ
膜１と裏面スパッタ膜１A を除去する。 (6) 第６工程〔図３(b) 参照〕 化学的処理によってこれら表面スパッタ膜１と裏面スパ
ッタ膜１A を覆っているパターン形成レジスト３を除去
する。なお、このパターン形成レジスト３は、メチレン
クロライド或いは有機アルカリの溶液中に浸漬する等に
よって除去される（以下この処理をレジスト除去処理と
称する）。このレジスト除去処理を行うことによってセ
ラミック基板20の表面と裏面には所定の回路構成を備え
た表面スパッタ膜１と裏面スパッタ膜１A が形成され
る。 (7) 第７工程〔図３(c) 参照〕 第１層目の表面導体パターン５の上にポリイミド樹脂を
塗布し、これを約 350°Ｃの温度でキュアして導体間絶
縁層10を形成する。この導体間絶縁層10の形成が終ると
その上に点線で示す第２層目の表面導体パターン５を形
成するためのパターン形成レジスト３（図中、２点鎖線
で示す）を塗布する。そして、このパターン形成レジス
ト３の塗布工程が終了すると次はこのセラミック基板20
の裏面に形成されている裏面導体パターン５A を覆う形
で裏面保護膜３A （図中、２点鎖線で示す）を形成す
る。なお、この裏面保護膜３A と前記パターン形成レジ
スト３は共に感光性アクリルレジストである。 (8) 第８工程〔図３(d) 参照〕 裏面保護膜３A の形成が終わると今度は前記手段と同等
の手段を用いて表面側に第２層目以降の表面導体パター
ン５を順次形成して行く。なお、前記裏面保護膜３A は
第２層目以降の表面導体パターン５を形成するために使
用されているパターン形成レジスト３と同一材料（感光
性アクリルレジスト）であることから、表面導体パター
ン５形成後のレジスト除去処理を行う時点でパターン形
成レジスト３と一緒に除去されてしまう。
【０００４】
【発明が解決しようとする課題】従来の多層基板は、裏
面保護膜３A が表面導体パターン５の形成に用いるレジ
ストと同じ感光性アクリルレジストであることから、表
面導体パターン５の形成時点でパターン形成レジスト３
と一緒に除去されてしまうので、表面導体パターン５の
積層回数対応にこの裏面保護膜３A をコーティングし直
す必要がある。しかしながら表面導体パターン５の積層
処理を行う度毎に裏面保護膜３A のコーティングを行う
ことは処理工数が増加するということで経済的には甚だ
好ましくない。また、この裏面保護膜３A の形成／除去
の回数が増えると処理時のストレスによって多層基板そ
のものが疲労することになるので信頼性が低下する恐れ
がある。
面保護膜３A が表面導体パターン５の形成に用いるレジ
ストと同じ感光性アクリルレジストであることから、表
面導体パターン５の形成時点でパターン形成レジスト３
と一緒に除去されてしまうので、表面導体パターン５の
積層回数対応にこの裏面保護膜３A をコーティングし直
す必要がある。しかしながら表面導体パターン５の積層
処理を行う度毎に裏面保護膜３A のコーティングを行う
ことは処理工数が増加するということで経済的には甚だ
好ましくない。また、この裏面保護膜３A の形成／除去
の回数が増えると処理時のストレスによって多層基板そ
のものが疲労することになるので信頼性が低下する恐れ
がある。
【０００５】本発明は、少なくとも表面導体パターンの
形成に用いるレジストよりも耐薬品性に優れ、かつこれ
ら各表面導体パターン間に設けられる導体間絶縁層に対
応する耐熱性を有する材料によって裏面保護膜を構成す
るようにしてその経済性と信頼性を格段に向上させた多
層基板の製造方法を実現しようとするものである。
形成に用いるレジストよりも耐薬品性に優れ、かつこれ
ら各表面導体パターン間に設けられる導体間絶縁層に対
応する耐熱性を有する材料によって裏面保護膜を構成す
るようにしてその経済性と信頼性を格段に向上させた多
層基板の製造方法を実現しようとするものである。
【０００６】
【課題を解決するための手段】本発明による多層基板の
製造方法は、図１に示すように、表面導体パターン５の
形成時にセラミック基板20の裏面を覆う形で設けられる
裏面保護膜30を、少なくとも前記表面導体パターン５の
形成時に使用するパターン形成レジスト３よりも耐薬品
性に優れ、かつこれら各表面導体パターン５間に設けら
れる導体間絶縁層10に対応する耐熱性を有する材料によ
って形成したことを特徴とする。
製造方法は、図１に示すように、表面導体パターン５の
形成時にセラミック基板20の裏面を覆う形で設けられる
裏面保護膜30を、少なくとも前記表面導体パターン５の
形成時に使用するパターン形成レジスト３よりも耐薬品
性に優れ、かつこれら各表面導体パターン５間に設けら
れる導体間絶縁層10に対応する耐熱性を有する材料によ
って形成したことを特徴とする。
【０００７】
【作用】この裏面保護膜30は、表面導体パターン５の形
成時に使用するパターン形成レジスト３よりも耐薬品性
に優れ（パターン形成レジスト３を除去する際に使用す
る薬品，即ちメチレンクロライド或いは有機アルカリの
影響を受けない）、かつこれら各表面導体パターン５間
に設けられる導体間絶縁層10に対応する耐熱性を有する
材料，即ち導体間絶縁層10と同じポリイミド樹脂によっ
て形成されていることから、裏面保護膜30を剥離する時
にこれと一緒に除去されることがないので裏面保護膜30
の形成回数が僅か１回で済む。
成時に使用するパターン形成レジスト３よりも耐薬品性
に優れ（パターン形成レジスト３を除去する際に使用す
る薬品，即ちメチレンクロライド或いは有機アルカリの
影響を受けない）、かつこれら各表面導体パターン５間
に設けられる導体間絶縁層10に対応する耐熱性を有する
材料，即ち導体間絶縁層10と同じポリイミド樹脂によっ
て形成されていることから、裏面保護膜30を剥離する時
にこれと一緒に除去されることがないので裏面保護膜30
の形成回数が僅か１回で済む。
【０００８】
【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図１(a) と(b) は本発明の一実施例を示す模式的
要部側断面図であるが、前記図２，図３と同一部分には
それぞれ同一符号を付している。
する。図１(a) と(b) は本発明の一実施例を示す模式的
要部側断面図であるが、前記図２，図３と同一部分には
それぞれ同一符号を付している。
【０００９】図１(a) と(b) に示すように、本発明によ
る多層基板の製造方法の特徴は、裏面保護膜30を、表面
導体パターン５の形成時に使用するパターン形成レジス
ト３よりも耐薬品性に優れ、かつこれら各表面導体パタ
ーン５間に配置される導体間絶縁層10に対応する耐熱性
を有する材料，即ちポリイミド樹脂で構成するようにし
ている点にある。
る多層基板の製造方法の特徴は、裏面保護膜30を、表面
導体パターン５の形成時に使用するパターン形成レジス
ト３よりも耐薬品性に優れ、かつこれら各表面導体パタ
ーン５間に配置される導体間絶縁層10に対応する耐熱性
を有する材料，即ちポリイミド樹脂で構成するようにし
ている点にある。
【００１０】以下図１(a) と(b) に基づいて本発明によ
る多層基板の製造工程を説明する。なお、この多層基板
の製造工程は、第１工程から第７工程の前半〔図２(a)
と(b) と(c) と(d) 及び図３(a) と(b) と(c) 参照〕ま
では従来の多層基板の製造工程と同じであって、第７工
程の後半と第８工程のみが従来のそれと異なる。従って
以下の説明は従来とその方法が異なる第７工程と第８工
程について重点的に説明する。 (1) 本発明の第７工程〔図１(a) 参照〕 第１層目の表面導体パターン５の上にポリイミド樹脂を
塗布して導体間絶縁層10を形成する〔ここまでの工程は
従来方法と同じ〕。この導体間絶縁層10の形成が終ると
その上に第２層目の表面導体パターン５（図中、点線で
示す）を形成するためのパターン形成レジスト３（図
中、２点鎖線で示す）を塗布する。その後このセラミッ
ク基板20の裏面側に形成されている裏面導体パターン５
A を全体的に覆う形でポリイミド樹脂を塗布し、これを
約 350°Ｃでキュアして裏面保護膜30を形成する。 (2) 本発明の第８工程〔図１(b) 参照〕 ポリイミド樹脂より成る裏面保護膜30の形成工程が終わ
ると今度は前記第１工程から第７工程〔図２(a) と(b)
と(c) と(d) 及び図３(a) と(b) (c) 参照〕で示したと
同等の手段を用いてセラミック基板20の表面側に第２層
目以降の表面導体パターン５を順次形成して行く。な
お、前記裏面保護膜30は第２層目以降の表面導体パター
ン５間に設けられている導体間絶縁層10と同じポリイミ
ド樹脂（このポリイミド樹脂はパターン形成レジスト３
を除去する際に使用する薬品，即ちメチレンクロライド
或いは有機アルカリの影響を受けない上、約 350°Ｃで
キュアされているので耐熱性に富む）を使用しているこ
とから、前記パターン形成レジスト３を除去する時に一
緒に除去されるようなことは無い。この裏面保護膜30は
セラミック基板20の裏面側に第２層目以降の裏面導体パ
ターン５A を形成する前に周知のＲＩＥ装置〔リアクテ
ィブ・イオン・エッチング（Riactive Ion Etching）装
置〕を用いて除去する。
る多層基板の製造工程を説明する。なお、この多層基板
の製造工程は、第１工程から第７工程の前半〔図２(a)
と(b) と(c) と(d) 及び図３(a) と(b) と(c) 参照〕ま
では従来の多層基板の製造工程と同じであって、第７工
程の後半と第８工程のみが従来のそれと異なる。従って
以下の説明は従来とその方法が異なる第７工程と第８工
程について重点的に説明する。 (1) 本発明の第７工程〔図１(a) 参照〕 第１層目の表面導体パターン５の上にポリイミド樹脂を
塗布して導体間絶縁層10を形成する〔ここまでの工程は
従来方法と同じ〕。この導体間絶縁層10の形成が終ると
その上に第２層目の表面導体パターン５（図中、点線で
示す）を形成するためのパターン形成レジスト３（図
中、２点鎖線で示す）を塗布する。その後このセラミッ
ク基板20の裏面側に形成されている裏面導体パターン５
A を全体的に覆う形でポリイミド樹脂を塗布し、これを
約 350°Ｃでキュアして裏面保護膜30を形成する。 (2) 本発明の第８工程〔図１(b) 参照〕 ポリイミド樹脂より成る裏面保護膜30の形成工程が終わ
ると今度は前記第１工程から第７工程〔図２(a) と(b)
と(c) と(d) 及び図３(a) と(b) (c) 参照〕で示したと
同等の手段を用いてセラミック基板20の表面側に第２層
目以降の表面導体パターン５を順次形成して行く。な
お、前記裏面保護膜30は第２層目以降の表面導体パター
ン５間に設けられている導体間絶縁層10と同じポリイミ
ド樹脂（このポリイミド樹脂はパターン形成レジスト３
を除去する際に使用する薬品，即ちメチレンクロライド
或いは有機アルカリの影響を受けない上、約 350°Ｃで
キュアされているので耐熱性に富む）を使用しているこ
とから、前記パターン形成レジスト３を除去する時に一
緒に除去されるようなことは無い。この裏面保護膜30は
セラミック基板20の裏面側に第２層目以降の裏面導体パ
ターン５A を形成する前に周知のＲＩＥ装置〔リアクテ
ィブ・イオン・エッチング（Riactive Ion Etching）装
置〕を用いて除去する。
【００１１】本発明による多層基板の製造方法は、セラ
ミック基板20の表面側の処理を行う過程で裏面側に設け
られる裏面保護膜30をポリイミド樹脂によって構成する
方式であることから、当該裏面保護膜30の形成回数が僅
か１回で済む。従ってこの方式を用いて製造された多層
基板は品質的な安定度が高い上，特に安価である。
ミック基板20の表面側の処理を行う過程で裏面側に設け
られる裏面保護膜30をポリイミド樹脂によって構成する
方式であることから、当該裏面保護膜30の形成回数が僅
か１回で済む。従ってこの方式を用いて製造された多層
基板は品質的な安定度が高い上，特に安価である。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
による多層基板の製造方法は、セラミック基板の表面側
の積層処理を行う過程でその裏面側に設けられる裏面保
護膜をポリイミド樹脂によって構成する方式であること
から、当該裏面保護膜の形成回数が僅か１回で済む。従
ってこの方式を用いて製造された多層基板は品質的な安
定度が著しく高い上、特に安価である。
による多層基板の製造方法は、セラミック基板の表面側
の積層処理を行う過程でその裏面側に設けられる裏面保
護膜をポリイミド樹脂によって構成する方式であること
から、当該裏面保護膜の形成回数が僅か１回で済む。従
ってこの方式を用いて製造された多層基板は品質的な安
定度が著しく高い上、特に安価である。
【図１】 本発明の一実施例を示す模式的要部側断面図
である。
である。
【図２】 従来の多層基板の製造工程を示す模式的要部
側断面図である。
側断面図である。
【図３】 従来の多層基板の製造工程を示す模式的要部
側断面図である。
側断面図である。
１ 表面スパッタ膜 １A 裏面スパッタ膜 ３ パターン形成レジスト ３A ，30 裏面保護膜 ５ 表面導体パターン ５A 裏面導体パターン ７ マスク 10 導体間絶縁層 20 セラミック基板 α 紫外線
Claims (1)
- 【請求項１】 セラミック基板(20)の表面と裏面にそれ
ぞれ所定の表面導体パターン(5) と裏面導体パターン(5
A)を順次積層して製作される薄膜多層回路基板の製造方
法であって、 前記表面導体パターン(5) 形成時に前記セラミック基板
(20)の裏面を覆う形で設けられる裏面保護膜(30)を、少
なくとも前記表面導体パターン(5) の形成時に使用する
パターン形成レジスト(3) よりも耐薬品性に優れ、かつ
これら各表面導体パターン(5) 間に設けられる導体間絶
縁層(10)に対応する耐熱性を有する材料によって形成し
たことを特徴とする薄膜多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34428391A JPH05175657A (ja) | 1991-12-26 | 1991-12-26 | 薄膜多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34428391A JPH05175657A (ja) | 1991-12-26 | 1991-12-26 | 薄膜多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175657A true JPH05175657A (ja) | 1993-07-13 |
Family
ID=18368042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34428391A Withdrawn JPH05175657A (ja) | 1991-12-26 | 1991-12-26 | 薄膜多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526654B1 (en) | 1999-11-09 | 2003-03-04 | Fujitsu Limited | Method of producing double-sided circuit board |
-
1991
- 1991-12-26 JP JP34428391A patent/JPH05175657A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526654B1 (en) | 1999-11-09 | 2003-03-04 | Fujitsu Limited | Method of producing double-sided circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0080689B1 (en) | Method for fabricating multilayer laminated printed circuit boards | |
| TWI429361B (zh) | 配線電路基板的製造方法 | |
| US8017309B2 (en) | Method of manufacturing wiring circuit board | |
| JP2002525882A (ja) | 多層回路の製造方法 | |
| JPH05175657A (ja) | 薄膜多層回路基板の製造方法 | |
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| JP4401527B2 (ja) | 半導体チップの製造方法 | |
| US20130044041A1 (en) | Portable electronic device, antenna structure, and antenna producing process thereof | |
| JPH07212045A (ja) | 電子部品及びその製造方法 | |
| JPH08222834A (ja) | 配線回路の形成方法および多層配線回路基板の製造方法 | |
| JP4096680B2 (ja) | 多層プリント配線板の製造方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS586316B2 (ja) | プリント配線板の製造方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JPH04237911A (ja) | 薄膜多層構造の製造方法 | |
| JPH08298369A (ja) | 銅配線上のポリイミド膜及びその形成方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| CN114762465A (zh) | 布线电路基板的制造方法 | |
| JPH07105595B2 (ja) | 絶縁層の形成方法 | |
| JPH05299846A (ja) | 配線基板の製造方法 | |
| JPH06244553A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH0442992A (ja) | 導体パターン多層構造の形成方法 | |
| JPH05323574A (ja) | 露光マスクとその露光マスクによって製造される多層基板 | |
| JP2004031729A (ja) | 可撓性回路基板及びその製造法 | |
| JPH0590752A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |