JPH0517737U - ワンチツプｃｐｕ試験器 - Google Patents

Abstract

(57)【要約】 【目的】 本考案は、ワンチップＣＰＵの受入れ検査時
に、ＣＰＵを実際の基板に搭載した状態における動作試
験を行うことが可能な試験器を提供する。 【構成】 マスター基板３は、正常なＣＰＵ４を搭載
し、更にそのＣＰＵを動作させるべき回路構成を有して
いる。スレーブ基板５は、マスター基板３と同じ回路構
成を有し、被試験ＣＰＵ６を着脱自在に構成されてい
る。マスター基板３及びスレーブ基板５のそれぞれのＣ
ＰＵは、入力信号発生回路２からの信号に基づいて動作
し、その出力信号は、比較回路７において比較される。
出力結果判定回路８は、比較回路７からの出力結果に基
づいて被試験ＣＰＵ６の良否を判定し、判定結果表示部
９は、その判定結果を表示する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、特定機能向けワンチップＣＰＵの機能試験を行う試験器に関する ものである。

【０００２】

【従来技術】

従来の試験器は、ワンチップＣＰＵを着脱自在に構成されており、ワンチップ ＣＰＵの受入れ検査時に機能試験を行う場合、その試験器にワンチップＣＰＵ単 体をセットした後、所定の信号を入力してＣＰＵへの命令を実行し、その出力信 号によって動作確認を行い、ＣＰＵの良否の検査を行っていた。 この検査に合格したＣＰＵは、その後基板に搭載され、基板の完成検査を経て 製品に組み込まれることとなる。

【０００３】

【考案が解決しようとする課題】

しかしながら従来の試験器によるワンチップＣＰＵの受入れ検査では、ＣＰＵ 単体における試験のみであり、実際の基板に搭載した状態での試験を行うことは できなかった。 したがって、受入れ検査で合格したワンチップＣＰＵを基板に搭載した後、基 板の完成試験においてＣＰＵの実際の動作試験を行った場合、例えばＣＰＵのＲ ＡＭの読み出し、書き込みに関わる障害が発生するということがあった。その場 合、基板に搭載したＣＰＵを取り外し、別のＣＰＵを取り付ける必要があり、多 大な工数を必要とするという問題があった。

【０００４】 本考案は、上記のような問題点を解決するためになされたものであり、ワンチ ップＣＰＵの受入れ検査時に、ＣＰＵを実際の基板に搭載した状態における動作 試験を行うことが可能な試験器を提供するものである。

【０００５】

【課題を解決するための手段】 上記課題を解決する本考案のワンチップＣＰＵ試験器は、正常なＣＰＵを搭載 し、そのＣＰＵを動作させるべき回路構成を有するマスター基板と、前記マスタ ー基板と同じ回路構成を有し、前記マスター基板及びスレーブ基板にそれぞれの ＣＰＵを動作させる信号を入力する信号発生回路と、前記マスター基板及びスレ ーブ基板からの出力信号を比較する比較回路と、前記比較回路からの出力結果に 基づいて被試験ＣＰＵの良否を判定する判定回路とを有する構成としたものであ る。

【０００６】

【作用】

本考案によれば、ＣＰＵを動作させるべき回路構成を有するマスター基板及び スレーブ基板上に、それぞれ正常なＣＰＵと被試験ＣＰＵとを搭載し、そのＣＰ Ｕを実際に動作させた際の出力信号の比較によって被試験ＣＰＵの良否を判定す るため、被試験ＣＰＵは、基板に搭載された状態において動作試験が行われるこ ととなる。

【０００７】

【実施例】

以下、本考案の実施例を図面に基づいて説明する。図１は本考案の一実施例を 示すワンチップＣＰＵの試験器の構成図である。

【０００８】 図１において、１は試験の開始を指示するスタートスイッチ、２は実際に基板 に入力される信号と同様の信号を発生する入力信号発生回路、３は実際に製品へ と組み込まれる基板と同じ回路構成を有するマスター基板であり、正常であるこ とが確認されているマスターワンチップＣＰＵ４が搭載されている。５はマスタ ー基板３と同様な回路構成のスレーブ基板であり、動作試験を行う被試験ワンチ ップＣＰＵ６が着脱自在に構成されている。７はマスター基板３とスレーブ基板 ５の出力信号を比較する比較回路、８は比較回路７からの出力に基づき、被試験 ワンチップＣＰＵ６の良否を判定する出力結果判定回路、９は被試験ワンチップ ＣＰＵ６の良否判定の結果を表示する判定結果表示部である。

【０００９】 次に上記構成のワンチップＣＰＵ試験器の動作について説明する。 入力信号発生回路２は、スタートスイッチ１からの指示に従って実際の動作と 同様な信号を発生し、マスター基板３及びスレーブ基板５に入力する。マスター 基板３、スレーブ基板５のそれぞれに搭載されたマスターワンチップＣＰＵ４、 被試験ワンチップＣＰＵ６は、その信号に基づいて実際の処理を行う。マスター 基板３、スレーブ基板５からは、それぞれのＣＰＵの処理結果に応じた出力信号 が出力される。比較回路７は、両基板からの信号が一致しているかどうかを比較 し、その結果を出力結果判定回路８へと送出する。出力結果判定回路８は、比較 回路７からの信号に基づき被試験ワンチップＣＰＵ６の良否（両基板からの信号 が一致していれば良、一致していなければ否）を判定し、更に判定結果表示部９ はその結果を表示する。

【００１０】 判定結果表示部９には、例えば「ＰＡＳＳ」、「ＦＡＩＬ」を示す発光ダイオ ードを点灯するだけで容易に確認することができる。 スレーブ基板５における被試験ワンチップＣＰＵ６の着脱は、ＩＣソケットを 基板に取り付ければ良い。 また本実施例では、被試験ワンチップＣＰＵ６を着脱自在なスレーブ基板５を １枚だけ備え、１つのＣＰＵの動作試験しかできない構成となっているが、同様 なスレーブ基板５を複数枚設け、それぞれのスレーブ基板５からの出力信号とマ スター基板３からの出力信号とを比較すると共に、それぞれの比較結果を判定し て表示する構成とすれば、１度に複数個の被試験ワンチップＣＰＵ６の動作試験 を行うことができる。

【００１１】

【考案の効果】

以上詳細に説明したように本考案によれば、ワンチップＣＰＵの受入れ検査時 に、そのＣＰＵを基板に搭載した状態と同様な状態で動作試験を行うことができ る。したがって本考案の試験器を用いた受入れ検査に合格すれば、そのＣＰＵを 基板に搭載した後の完成検査において、そのＣＰＵ自体の不良による障害が発生 することはない。よって、完成検査時の障害により、基板に搭載したワンチップ ＣＰＵを取り外し、交換する等の工数がかかることもない。

【図面の簡単な説明】

【図１】本考案のワンチップＣＰＵ試験器の構成図であ
る。

【符号の説明】

１ スタートスイッチ ２ 入力信号発生回路 ３ マスター基板 ４ マスターワンチップＣＰＵ ５ スレーブ基板 ６ 被試験ワンチップＣＰＵ ７ 比較回路 ８ 出力結果判定回路 ９ 判定結果表示部

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 正常なＣＰＵを搭載し、そのＣＰＵを動
   作させるべき回路構成を有するマスター基板と、 前記マスター基板と同じ回路構成を有し、被試験ＣＰＵ
   を着脱自在なスレーブ基板と、 前記マスター基板及びスレーブ基板にそれぞれのＣＰＵ
   を動作させる信号を入力する信号発生回路と、 前記マスター基板及びスレーブ基板からの出力信号を比
   較する比較回路と、 前記比較回路からの出力結果に基づいて被試験ＣＰＵの
   良否を判定する判定回路とを有することを特徴とするワ
   ンチップＣＰＵ試験器。