JPH0518154B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はグラフ表示機能を有する情報処理機
器に係り、特に省略波形付グラフ表示を行なうグ
ラフ表示装置に関する。

〔従来技術とその問題点〕

一般に各種グラフを紙面上に作成する場合、紙
面のサイズ上に制約やスケーリングの都合等によ
り、スケールの一部を省略するために、第１図に
示す如く波線（省略波形）を用いることがある。
しかし、従来、オフイスコンピユータなどの情報
処理機器では、グラフをCRTモニタに表示する
場合、波線（省略波形）を用いてグラフ表示する
ことは実施されておらず、不便であつた。

そこで、これら情報処理機器に波線（省略波
形）付グラフ表示機能を持たせることが考えられ
る。この実現手段としては、波線（省略波形）表
示用パターンを用意し、グラフパターンに直接重
ね書きする手段が考えられる。しかし、この手段
では、第２図に示す如くグラフと波線（省略波
形）とが重なつて表示されてしまい、見にくく不
自然である。

〔発明の目的〕

この発明は上記事情に鑑みてなされたものでそ
の目的は、簡単な構成でありながら、波線付グラ
フが見やすく自然な状態で表示されるグラフ表示
装置を提供することにある。

〔発明の実施例〕

第３図は、この発明の一実施例に係る情報処理
機器の概略構成を示す。同図において１０は売上
データなど各種のデータが保存されるデイスクフ
アイル、２０はデイスクフアイル１０に保存され
たデータの分類、集計を行ないデータテーブルを
作成する分類・集計部である。分類・集計部２０
で作成されたデータテーブルはデイスクフアイル
１０の別の領域に保存される。３０はオートスケ
ーリング制御部であり、デイスクフアイル１０に
保存されたデータテーブル内データの最大値、最
小値等に基づいてスケーリングを行なう。しかし
てオートスケーリング制御部３０はｘ，ｙの軸表
を作成し、グラフ描画制御部４０内のグラフイツ
クメモリ（図示せず）に書き込む。次にオートス
ケーリング制御部３０はデイスクフアイル１０に
保存されたデータテーブルからグラフを作成し、
グラフ描画制御部４０内のグラフイツクメモリに
書き込む。このようにして、ｘ，ｙの軸表にグラ
フが重ね書きされる。すなわちグラフイツクメモ
リにグラフパターンが書き込まれる。ここまでの
動作は従来技術で行なわれる。

次にオートスケーリング制御部３０は、省略波
形をグラフ描画制御部４０内のグラフイツクメモ
リに書き込むために、グラフ描画制御部４０に対
してグラフイツクメモリの省略波形表示該当領域
を指定する情報を出力すると共に、省略波形描画
制御部５０に対して起動信号を出力する。なお、
省略波形表示該当領域とは第２図のように、グラ
フと省略波形が重なる領域であり、省略波形が描
かれる領域を指す。これによりグラフイツクメモ
リの省略波形表示該当領域内のグラフパターンが
所定ビツト単位で読み出され、省略波形描画制御
部５０に供給される。この省略波形描画制御部５
０は、省略波形に関する２種のパターン（省略波
形の波形内領域の表示消去に適用されるパターン
と、省略波形の表示に適用されるパターン）を発
生する機能を有しており、オートスケーリング制
御部３０からの起動信号に応じてこれら２種のパ
ターンを所定ビツト単位で発生する。また、省略
波形描画制御部５０は２種の論理加算（アンド加
算とオア加算）機能を有している。しかして省略
波形描画制御部５０は上記表示消去用のパターン
を省略波形表示該当領域内のグラフパターンと所
定ビツト単位でアンド加算することにより、省略
波形内領域に対応する各ビツトがOFFされたグ
ラフパターンを得る。次に省略波形描画制御部５
０は、このようにして得られたグラフパターンと
上記表示用のパターンとを所定ビツト単位でオア
加算し、省略波形付のグラフパターンを得る。こ
の省略波形付のグラフパターンはグラフ描画制御
部４０内のグラフイツクメモリの元の領域に所定
ビツト単位で書き込まれる。このグラフイツクメ
モリの内容を用いてCRTモニタ６０に画面表示
を行なうことにより、省略波形付グラフが自然な
状態で表示される。

以上、この発明の一実施例について、その概略
を説明した。次に第４図乃至第６図を参照してこ
の発明の一実施例を詳細に説明する。第４図は主
としてグラフ描画制御部４０および省略波形描画
制御部５０の要部構成を示す。同図において、３
１はアドレス制御信号発生部である。アドレス制
御信号発生部３１はオートスケーリング制御部３
０に設けられており、省略波形付のグラフパター
ン作成に際し、グラフ描画制御部４０に対してア
ドレスを、省略波形描画制御部５０に対して起動
信号をそれぞれ出力する。グラフ描画制御部４０
は、グラフパターンが格納されるグラフイツクメ
モリ４１と、グラフイツクメモリ４１に対するア
ドレスを発生するアドレス制御装置４２と、グラ
フイツクメモリ４１に対するリード／ライト制御
を行なうグラフイツク制御装置４３とを有してい
る。また、省略波形描画制御部５０は、ANDパ
ターンメモリ５１と、ANDパターンメモリ５１
に対するアドレスを発生するアドレス制御装置５
２とORパターンメモリ５３と、ORパターンメ
モリ５３に対するアドレスを発生するアドレス制
御装置５４と、AND回路５５、OR回路５６とを
有している。

ORパターンメモリ（第１パターンメモリ）５
３には、第５図の動作説明図に示されているよう
に例えば16×16ビツト構成のORパターン（第１
種パターン）PTN１が16ビツトの行（横列）パ
ターン単位で格納されている。このORパターン
PTN１は、省略波形の構成単位である基本波形、
例えば１周期波形を表示するのに必要なビツトパ
ターンデータである。一方、ANDパターンメモ
リ（第２パターンメモリ）５１には、第５図の動
作説明図に示されているように、16×16ビツト構
成のANDパターン（第２種パターン）PTN２が
16ビツトの行（横列）パターン単位で格納されて
いる。このANDパターンPTN１は、上期１周期
波形内領域の表示消去に必要なビツトパターンデ
ータである。但し、この実施例では、１周期波形
内領域に対応する各ビツトがONされ、１周期波
形外領域に対応する各ビツトがOFFされている。

オートスケーリング制御部３０は、省略波形付
のグラフパターンを必要とする場合、スケーリン
グによつに決定された省略波形表示該当領域を構
成する各１周期波形表示該当領域に該当するグラ
フイツクメモリ４１内各領域のそれぞれの先頭ア
ドレスを順次アドレス制御信号発生部３１から発
生する。また、オートスケーリング制御部３０は
上記先頭アドレス発生時に起動信号もアドレス制
御信号発生部３１から発生する。この起動信号は
省略波形描画制御部５０内のアドレス制御装置５
２，５４に導かれる。これにより、アドレス制御
装置５２，５４は、対応するANDパターンメモ
リ５１、ORパターンメモリ５３に対するアドレ
スを、例えば０番地より最終番地までシーケンシ
ヤルにそれぞれのタイミングで発生する。この結
果、ANDパターンメモリ５１から、ANDパター
ンPTN２が16ビツトの行パターン単位で先頭行
パターンより順に読み出される。また、ORパタ
ーンメモリ５３からは、ORパターンPTN１が同
じく16ビツトの行パターン単位で先頭行パターン
より順に（上述のANDパターンPTN２より例え
ばAND回路５５の遅延時間分だけ遅れたタイミ
ングで）読み出される。ANDパターンメモリ５
１から読み出された16ビツトの行パターンは
AND回路５５の一方の入力部に導かれる。また、
ORパターンメモリ５３から読み出された16ビツ
トの行パターンはOR回路５６の一方の入力部に
導かれる。

一方、アドレス制御信号発生部３１から発生さ
れた上記先頭アドレス（すなわちグラフイツクメ
モリ４１内の或る１周期波形表示該当領域の先頭
アドレス）は、グラフ描画制御部４０内のアドレ
ス制御装置４２に導かれ、当該アドレス制御装置
４２が有する図示せぬアドレスカウンタにロード
される。これによりまず上記先頭アドレスがグラ
フイツクメモリ４１に対するアドレスとして供給
される。アドレス制御装置４２はアドレスカウン
タを所定タイミングで繰り返しインクリメント
し、（オートスケーリング制御部３０によつて指
定された）グラフイツクメモリ４１内の１周期波
形表示該当領域に対応した上記先頭アドレスに続
くアドレス列を１アドレスずつ順に出力する。こ
の結果、グラフイツクメモリ４１内の指定された
１周期波形表示該当領域が上記先頭アドレスから
始まるアドレス列で指定される。グラフイツク制
御装置４３はアドレス制御装置４２からの１回の
アドレス出力に対応して、まずリードサイクルを
実行し、次にライトサイクルを実行するように構
成されている。今、適宜的にリードサイクルだけ
を考えると、アドレス制御装置４２から出力され
るアドレスの指定により、グラフイツクメモリ４
１から、上記１周期波形表示該当領域内のグラフ
パターンが16ビツトの行パターン単位で先頭行パ
ターンより読み出される。これは、第５図の動作
説明図に示されているように、グラフイツクメモ
リ４１から１周期波形表示該当領域内のグラフパ
ターンGPTN１が切り出されることを示す。グ
ラフメモリ４１から読み出される16ビツトの行パ
ターンはAND回路５５の他方の入力部に導かれ
る。

AND回路５５は16個の２入力ANDゲート（図
示せず）で構成されており、ANDパターンメモ
リ５１から読み出される16ビツトの行パターンの
レベル反転データと、グラフイツクメモリ４１か
ら読み出される16ビツトの行パターンとをビツト
対応でAND加算する。これにより、グラフイツ
クメモリ４１から読み出される16ビツトの行パタ
ーンにおいて、１周期波形内領域と重なるビツト
（ビツト群）がOFFされる。AND回路５５の出
力（16ビツトの行パターン）はOR回路５６の他
方の入力部に導かれる。

OR回路５６は16個の２入力ORゲート（図示
せず）で構成されており、AND回路５５から出
力される16ビツトの行パターンと、ORパターン
メモリ５３から読み出される16ビツトの行パター
ンとをビツト対応でOR加算する。これにより省
略波形付の行パターンが作成される。

ここでグラフイツク制御装置４３は、リードサ
イクルからライトサイクルにサイクル切り換えを
行なう。これにより、OR回路５６から出力され
る16ビツトの行パターンがグラフイツクメモリ４
１の元のアドレス位置に書き込まれる。

以上の動作が、グラフイツクメモリ４１内の１
周期波形表示該当領域に格納されているグラフパ
ターンGPTN１について行パターン単位で繰り
返されることにより、第５図の動作説明図に示さ
れるように、グラフパターンGPTN１において
１周期波形内領域に重なるビツト群が全てOFF
されたグラフパターンGPTN２が中間結果とし
て得られ、更に当該グラフパターンGPTN２に
１周期波形（ORパターンPTN１）が重畳された
グラフパターンGPTN３が最終結果として得ら
れる。このグラフパターンGPTN３は、グラフ
イツクメモリ４１のグラフパターンGPTN１が
格納されていた領域に書き込まれる。すなわち、
グラフイツクメモリ４１内のグラフパターン
GPTN１がグラフパターンGPTN３に書き換え
られる。なお、ANDパターンメモリ５１、ORパ
ターンメモリ５３、更にグラフイツクメモリ４１
のリードタイミングは、AND回路５５において
ANDパターンPTN２とグラフパターンGPTN１
とのAND加算が同一行の行パターン同志で行な
われ、OR回路５６においてORパターンPTN１
とグラフパターンGPTN２とのOR加算が同一行
の行パターン同志で行なわれるタイミングとなつ
ている。

明らかなように、上述の処理を、グラフイツク
メモリ４１内の省略波形表示該当領域を構成する
全ての１周期波形表示該当領域について行なうこ
とにより、省略波形付のグラフパターンをグラフ
イツクメモリ４１に格納することができる。この
グラフイツクメモリ４１に格納された省略波形付
のグラフパターンを用いてCRTモニタ６０に画
面表示を行なうことにより、第６図に示されるよ
うに省略波形付グラフが自然な見やすい状態で表
示される。

なお、前記実施例では、縦方向のグラフの場合
について説明したが、横方向のグラフの場合にも
同様に適用できる。但し、ANDパターンメモリ
５１、ORパターンメモリ５３からの読み出しに
際し、いわゆる縦横変換が必要である。

また、この発明はカラーグラフ表示にも適用で
きる。但し、この場合には、前述のAND加算は、
Ｒ，Ｇ，Ｂ全てのグラフパターンに対して行なわ
れる必要がある。一方、OR加算は、表示色に対
応するAND加算結果に対してのみ行なわれる必
要がある。

〔発明の効果〕

以上詳述したようにこの発明によれば、簡単な
構成でありながら省略波形（波線）付グラフが見
やすく自然な状態で表示される。

【図面の簡単な説明】

第１図は紙面上に描かれた省略波形付のグラフ
を示す図、第２図は省略波形付グラフの従来の画
面表示例を示す図、第３図はこの発明の一実施例
に係る情報処理機器の概略構成を示すブロツク
図、第４図は第３図に示す主としてグラフ描画制
御部および省略波形描画制御部の要部構成を示す
ブロツク図、第５図は省略波形付グラフ作成に関
する動作説明図、第６図は省略波形付グラフの画
面表示例を示す図である。 ３０……オートスケーリング制御部、４０……
グラフ描画制御部、４１……グラフイツクメモ
リ、５０……省略波形描画制御部、５１……
ANDパターンメモリ、５３……ORパターンメモ
リ、５５……AND回路、５６……OR回路。

Claims (1)

【特許請求の範囲】
1. １ グラフパターンデータを記憶する手段と、省
   略波形のパターンデータを記憶する手段と、省略
   波形領域を消去するグラフ消去用のパターンデー
   タを記憶する手段と、前記グラフ消去用のパター
   ンデータに基づいて省略波形領域内の前記グラフ
   パターンデータを消去する手段と、この消去する
   手段で消去されたグラフパターンデータの前記省
   略波形領域へ前記省略波形のパターンデータを重
   畳して書き込む手段とを有することを特徴とする
   グラフ表示装置。