JPH0518306B2 - - Google Patents
Info
- Publication number
- JPH0518306B2 JPH0518306B2 JP57162529A JP16252982A JPH0518306B2 JP H0518306 B2 JPH0518306 B2 JP H0518306B2 JP 57162529 A JP57162529 A JP 57162529A JP 16252982 A JP16252982 A JP 16252982A JP H0518306 B2 JPH0518306 B2 JP H0518306B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- transistor
- output
- oscillation
- oscillation capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号判別回路の構成要素に好適な
水平AFC回路に関する。映像信号判別回路は入
力信号中の映像信号の有無を検出し、映像信号の
ない時、あるいは正規の映像信号でない入力信号
の時、これを判別するもので、たとえばこの入力
信号時には音声信号を遮断する目的で用いられ
る。
水平AFC回路に関する。映像信号判別回路は入
力信号中の映像信号の有無を検出し、映像信号の
ない時、あるいは正規の映像信号でない入力信号
の時、これを判別するもので、たとえばこの入力
信号時には音声信号を遮断する目的で用いられ
る。
従来例の構成とその問題点
映像信号の有無を判別する最も簡単な方法は映
像信号を直接検出することが考えられるが、正規
な映像信号と雑音との区別が困難であり実用的に
使用することは不可能である。一方、テレビジヨ
ン受像機のようにフライバツクパルスを具備する
装置では、このフライバツクパルスが同期信号と
合致した位相をもち、AND回路やNAND回路で
両パルスの論理積をとることで比較的容易に映像
信号の有無の判別回路が構成できる。しかしなが
ら、フライバツクパルスを具備しない装置、たと
えばVTRでは前記の構成は不可能であり、これ
に相当する信号を発生しなくてはならない。
像信号を直接検出することが考えられるが、正規
な映像信号と雑音との区別が困難であり実用的に
使用することは不可能である。一方、テレビジヨ
ン受像機のようにフライバツクパルスを具備する
装置では、このフライバツクパルスが同期信号と
合致した位相をもち、AND回路やNAND回路で
両パルスの論理積をとることで比較的容易に映像
信号の有無の判別回路が構成できる。しかしなが
ら、フライバツクパルスを具備しない装置、たと
えばVTRでは前記の構成は不可能であり、これ
に相当する信号を発生しなくてはならない。
発明の目的
本発明はフライバツクパルスを具備しない
VTRで映像信号判別回路を構成するために、フ
ライバツクパルスに相当する信号を安定して供給
可能な水平AFC回路を提供せんとするものであ
る。
VTRで映像信号判別回路を構成するために、フ
ライバツクパルスに相当する信号を安定して供給
可能な水平AFC回路を提供せんとするものであ
る。
発明の構成
本発明の水平AFC回路は、電源端子２０と接
地点との間に接続された可変抵抗１９と発振用コ
ンデンサ１８との直列回路と、前記発振用コンデ
ンサ１８の一端から入力信号が与えられるコンパ
レータ２４〜３３と、前記コンパレータの出力パ
ルスを出力する出力端子４１とを有し、前記出力
パルスに応動して前記発振用コンデンサ１８を充
放電し、充電時間もしくは放電時間が水平同期信
号とほぼ同一時間の鋸歯状波を前記発振用コンデ
ンサ１８の一端に発生するレベルスイツチ型CR
発振器１８〜３３と、前記発振用コンデンサ１８
の一端に一方の入力端が接続され、他方の入力端
が前記鋸歯状波の振幅の中点電位V37にバイアス
され、コレクタが第１のアクテイブロード３８〜
４０で互いに結合された第１の差動対トランジス
タ３４，３５と、コレクタが第２のアクテイブロ
ード９〜１１で互いに結合され、一方の入力端が
所定電位V6にバイアスされ、前記所定電位にバ
イアスされた抵抗６を駆動する前記第１のアクテ
イブロードの出力端（38のコレクタ）に他方の入
力端が接続された第２の差動対トランジスタ４，
５と、水平同期信号の入力に応じた電流パルスを
発生させ、前記第２の差動対トランジスタのエミ
ツタ共通接続点ｅに前記電流パルスを与えるトラ
ンジスタ２と、前記第２のアクテイブロードの出
力電流ΔIAFCを平滑し、前記発振用コンデンサ１
８にバイアス電流を帰還する平滑回路１４〜１７
とを備えた構成であり、 この構成により、レベルスイツチ型CR発振器
の発振振幅の中点電位を動作点とする第１の差動
対トランジスタが出力デユーテイ50：50の出力パ
ルスを出力し、その出力パルスを第２の差動対ト
ランジスタ（位相比較器）の入力端（トランジス
タ４のベース）に与え、出力パルスと水平同期信
号との位相比較を行うことから、発振周波数の引
き込み範囲が広く、例え、水平同期信号が一時的
に欠落して、発振周波数がずれても、水平同期信
号に同期した発振状態に早く戻せる。
地点との間に接続された可変抵抗１９と発振用コ
ンデンサ１８との直列回路と、前記発振用コンデ
ンサ１８の一端から入力信号が与えられるコンパ
レータ２４〜３３と、前記コンパレータの出力パ
ルスを出力する出力端子４１とを有し、前記出力
パルスに応動して前記発振用コンデンサ１８を充
放電し、充電時間もしくは放電時間が水平同期信
号とほぼ同一時間の鋸歯状波を前記発振用コンデ
ンサ１８の一端に発生するレベルスイツチ型CR
発振器１８〜３３と、前記発振用コンデンサ１８
の一端に一方の入力端が接続され、他方の入力端
が前記鋸歯状波の振幅の中点電位V37にバイアス
され、コレクタが第１のアクテイブロード３８〜
４０で互いに結合された第１の差動対トランジス
タ３４，３５と、コレクタが第２のアクテイブロ
ード９〜１１で互いに結合され、一方の入力端が
所定電位V6にバイアスされ、前記所定電位にバ
イアスされた抵抗６を駆動する前記第１のアクテ
イブロードの出力端（38のコレクタ）に他方の入
力端が接続された第２の差動対トランジスタ４，
５と、水平同期信号の入力に応じた電流パルスを
発生させ、前記第２の差動対トランジスタのエミ
ツタ共通接続点ｅに前記電流パルスを与えるトラ
ンジスタ２と、前記第２のアクテイブロードの出
力電流ΔIAFCを平滑し、前記発振用コンデンサ１
８にバイアス電流を帰還する平滑回路１４〜１７
とを備えた構成であり、 この構成により、レベルスイツチ型CR発振器
の発振振幅の中点電位を動作点とする第１の差動
対トランジスタが出力デユーテイ50：50の出力パ
ルスを出力し、その出力パルスを第２の差動対ト
ランジスタ（位相比較器）の入力端（トランジス
タ４のベース）に与え、出力パルスと水平同期信
号との位相比較を行うことから、発振周波数の引
き込み範囲が広く、例え、水平同期信号が一時的
に欠落して、発振周波数がずれても、水平同期信
号に同期した発振状態に早く戻せる。
実施例の説明
第１図に本発明の水平AFC回路の回路図を示
す。同図において、１は水平同期信号の入力信
号、８，３７は直流電圧端子、１２は水平AFC
出力端子、１３は水平発振入力端子、２０は電源
電圧端子、４１は出力パルスの出力端子、２は水
平同期信号に同期した電流パルスを発生するトラ
ンジスタ、４，５，９，１０，１１，２２，２
４，２５，３１，３３〜３５，３８〜４０はトラ
ンジスタ、３，６，７，１６，１７，１９，２
１，２３，２７，２８，２９，３０，３２は抵
抗、１４，１５，１８はコンデンサ、２６，３６
は定電流源である。
す。同図において、１は水平同期信号の入力信
号、８，３７は直流電圧端子、１２は水平AFC
出力端子、１３は水平発振入力端子、２０は電源
電圧端子、４１は出力パルスの出力端子、２は水
平同期信号に同期した電流パルスを発生するトラ
ンジスタ、４，５，９，１０，１１，２２，２
４，２５，３１，３３〜３５，３８〜４０はトラ
ンジスタ、３，６，７，１６，１７，１９，２
１，２３，２７，２８，２９，３０，３２は抵
抗、１４，１５，１８はコンデンサ、２６，３６
は定電流源である。
第１図の回路の動作は以下の様に行なわれる。
すなわち、水平発振入力端子１３の電位は水平発
振用コンデンサ１８に充電される充電電位が加わ
る。このコンデンサ１８には端子２０に印加され
る直流電圧が水平ホールド用可変抵抗１９を介し
て印加される。この充電電位はトランジスタ２４
のベース電位として加えられ、トランジスタ２４
とエミツタ接続しているトランジスタ２５の初期
ベース電位VHまで充電される。VHは抵抗２８，
２９，３０と電源電圧VCCとで次式で与えられ
る。
すなわち、水平発振入力端子１３の電位は水平発
振用コンデンサ１８に充電される充電電位が加わ
る。このコンデンサ１８には端子２０に印加され
る直流電圧が水平ホールド用可変抵抗１９を介し
て印加される。この充電電位はトランジスタ２４
のベース電位として加えられ、トランジスタ２４
とエミツタ接続しているトランジスタ２５の初期
ベース電位VHまで充電される。VHは抵抗２８，
２９，３０と電源電圧VCCとで次式で与えられ
る。
VH＝R29＋R30／R28＋R29＋R30×VCC ……(1)
ここでR28、R29、R30は第１図における抵抗２
８，２９，３０の抵抗値にあり、VCCは電源端子
２０に加えられる電圧値である。トランジスタ２
４のベース電位がVHに達するとトランジスタ２
４がオンし、トランジスタ２５がオフトなり、ト
ランジスタ２４のコレクタには抵抗２７を介して
電流源２６の電流I26が流れる。この結果トラン
ジスタ３３がオンして、トランジスタ３１および
２２がオンし、トランジスタ３１のコレクタ電位
はコレクタ飽和電圧の値となる。この飽和電圧を
ほぼ零ボルトとみなすと、この時のトランジスタ
２５のベース電位VLは次式で与えられる。
８，２９，３０の抵抗値にあり、VCCは電源端子
２０に加えられる電圧値である。トランジスタ２
４のベース電位がVHに達するとトランジスタ２
４がオンし、トランジスタ２５がオフトなり、ト
ランジスタ２４のコレクタには抵抗２７を介して
電流源２６の電流I26が流れる。この結果トラン
ジスタ３３がオンして、トランジスタ３１および
２２がオンし、トランジスタ３１のコレクタ電位
はコレクタ飽和電圧の値となる。この飽和電圧を
ほぼ零ボルトとみなすと、この時のトランジスタ
２５のベース電位VLは次式で与えられる。
VL＝R29／R28＋R29VCC ……(2)
一方、トランジスタ２２がオンすると水平発振
入力端子１３に充電された電荷は抵抗２１および
トランジスタ２２を介して前記２式で示すVLの
電位まで放電する。水平発振入力端子１３すなわ
ちトランジスタ２４のベース電位がVLに達する
とトランジスタ２５がオンし、トランジスタ２４
がオフとなり、トランジスタ３３，３１および２
２のオン・オフ動作が逆になり、再度水平発振用
コンデンサ１８の充電が実行される。以上の動作
を繰り返すことで水平発振入力端子１３には鋸歯
状波が発生する。第２図ａこの波形を示す。
入力端子１３に充電された電荷は抵抗２１および
トランジスタ２２を介して前記２式で示すVLの
電位まで放電する。水平発振入力端子１３すなわ
ちトランジスタ２４のベース電位がVLに達する
とトランジスタ２５がオンし、トランジスタ２４
がオフとなり、トランジスタ３３，３１および２
２のオン・オフ動作が逆になり、再度水平発振用
コンデンサ１８の充電が実行される。以上の動作
を繰り返すことで水平発振入力端子１３には鋸歯
状波が発生する。第２図ａこの波形を示す。
この鋸歯状波の充電時間tcおよび充電時間tdは
ほぼ次式で与えられる。
ほぼ次式で与えられる。
tc＝R19C18lnVCC−VL／VCC−VH ……(3)
td＝R21C18lnVH／VL ……(4)
ここで、Ｒ１９は水平ホールド用可変抵抗１９
の抵抗値、Ｒ２１は抵抗２１の抵抗値、Ｃ１８は
水平発振用コンデンサ１８の容量である。
の抵抗値、Ｒ２１は抵抗２１の抵抗値、Ｃ１８は
水平発振用コンデンサ１８の容量である。
トランジスタ３３のコレクタには第２図ｂに示
すパルスが出力される。このパルスは鋸歯状波の
充電期間に相当する。この充電期間すなわちトラ
ンジスタ３３のベースに出力されるパルス幅は前
記４式で示されるように抵抗２１とコンデンサ１
８の値に比例する。したがつてこの抵抗２１をた
とえば半導体集積回路で構成した場合、コンデン
サ１８の容量を変えることで所望の水平発振パル
ス幅を選ぶことができる。第２図ｃに水平発振パ
ルス出力端子４１の波形を示す。
すパルスが出力される。このパルスは鋸歯状波の
充電期間に相当する。この充電期間すなわちトラ
ンジスタ３３のベースに出力されるパルス幅は前
記４式で示されるように抵抗２１とコンデンサ１
８の値に比例する。したがつてこの抵抗２１をた
とえば半導体集積回路で構成した場合、コンデン
サ１８の容量を変えることで所望の水平発振パル
ス幅を選ぶことができる。第２図ｃに水平発振パ
ルス出力端子４１の波形を示す。
水平発振入力端子１３に生じる鋸歯状波はトラ
ンジスタ３４のベースに加えられる。この時トラ
ンジスタ３５のベースに直流電位Ｖ３７を加えて
おくと、第２図ａに示すようにトランジスタ３４
のベース電位が、Ｖ３７より高い鋸波状波の部分
でトランジスタ３４がオンとなり、逆に、Ｖ３７
より低い部分でトランジスタ３５がオンとなる。
ンジスタ３４のベースに加えられる。この時トラ
ンジスタ３５のベースに直流電位Ｖ３７を加えて
おくと、第２図ａに示すようにトランジスタ３４
のベース電位が、Ｖ３７より高い鋸波状波の部分
でトランジスタ３４がオンとなり、逆に、Ｖ３７
より低い部分でトランジスタ３５がオンとなる。
したがつて、トランジスタ３５のコレクタには
第２図ｄに示す矩形波が出力され、この矩形波が
トランジスタ４のベースに加わる。この時、トラ
ンジスタ４およびトランジスタ５のベースには直
流電圧端子８の電位Ｖ８が抵抗６および７を介し
て加えられており、トランジスタ４のベース電位
が矩形波によつてトランジスタ５のベース電位よ
り低くなつた時トランジスタ５がオンする。今、
水平同期信号入力信号１から正パルスの水平同期
信号が加えられるとトランジスタ２がオンしてト
ランジスタ４および５から電流を引き込む。これ
を第２図ｅに示す。水平発振パルスと水平発同期
信号の位相および周波数が合致している時には水
平AFC出力端子１２に第２図ｆに示す電流ΔIAFC
が出力される。この出力電流は平滑用コンデンサ
１４，１５および平滑用抵抗１６によつて平滑さ
れ抵抗１７を介して水平発振用コンデンサ１８に
加えられる。第２図ｆに示すように水平発振パル
スと水平同期信号の位相および周波数が合致して
いる時には１周期でのΔIAFCの和IAFC零となり水平
発振用コンデンサの充電時間は変わらない。今、
仮りに水平発振パルスの周波数が高くなつたとす
ればコンデンサ４のベースに加わる矩形波（第２
図ｄ）の周期が短くなりΔIAFCは負のほうが大き
くなる。ここでΔIAFCの極性は、水平AFC出力端
子１２から流れ出る方向を正としている。したが
つてIAFCは負となり抵抗１７を介して水平発振用
コンデンサ１８の充電電流を引き込む。この結果
水平発振用コンデンサ１８の充電時間が長くなり
発振周波数は低くなる。一方水平発振パルスの周
波数が水平同期信号の周波数よりも低くなつた時
にはトランジスタ４のベースに加わる矩形波の周
期が長くなり、ΔIAFCは正のほうが大きくなる。
したがつてIAFCは正となり、抵抗１７を介して水
平発振コンデンサ１８に加えられるため逆に発振
周波数は高くなる。このように、水平発振器の発
振パルスを水平同期信号に正しく合致できる。
第２図ｄに示す矩形波が出力され、この矩形波が
トランジスタ４のベースに加わる。この時、トラ
ンジスタ４およびトランジスタ５のベースには直
流電圧端子８の電位Ｖ８が抵抗６および７を介し
て加えられており、トランジスタ４のベース電位
が矩形波によつてトランジスタ５のベース電位よ
り低くなつた時トランジスタ５がオンする。今、
水平同期信号入力信号１から正パルスの水平同期
信号が加えられるとトランジスタ２がオンしてト
ランジスタ４および５から電流を引き込む。これ
を第２図ｅに示す。水平発振パルスと水平発同期
信号の位相および周波数が合致している時には水
平AFC出力端子１２に第２図ｆに示す電流ΔIAFC
が出力される。この出力電流は平滑用コンデンサ
１４，１５および平滑用抵抗１６によつて平滑さ
れ抵抗１７を介して水平発振用コンデンサ１８に
加えられる。第２図ｆに示すように水平発振パル
スと水平同期信号の位相および周波数が合致して
いる時には１周期でのΔIAFCの和IAFC零となり水平
発振用コンデンサの充電時間は変わらない。今、
仮りに水平発振パルスの周波数が高くなつたとす
ればコンデンサ４のベースに加わる矩形波（第２
図ｄ）の周期が短くなりΔIAFCは負のほうが大き
くなる。ここでΔIAFCの極性は、水平AFC出力端
子１２から流れ出る方向を正としている。したが
つてIAFCは負となり抵抗１７を介して水平発振用
コンデンサ１８の充電電流を引き込む。この結果
水平発振用コンデンサ１８の充電時間が長くなり
発振周波数は低くなる。一方水平発振パルスの周
波数が水平同期信号の周波数よりも低くなつた時
にはトランジスタ４のベースに加わる矩形波の周
期が長くなり、ΔIAFCは正のほうが大きくなる。
したがつてIAFCは正となり、抵抗１７を介して水
平発振コンデンサ１８に加えられるため逆に発振
周波数は高くなる。このように、水平発振器の発
振パルスを水平同期信号に正しく合致できる。
発明の効果
以上に説明したように、本発明の水平AFC回
路は、レベルスイツチ型CR発振器の発振振幅の
中点電位を動作点とする第１の差動対トランジス
タが出力デイーテイ50：50の出力パルスを出力
し、その出力パルスを第２の差動対トランジスタ
（位相比較器）の入力端（トランジスタ４のベー
ス）に与え、出力パルスと水平同期信号との位相
比較を行うことから、分周器を必要とせず、少な
い素子数で、発振周波数の引き込み範囲の広い水
平AFC回路が実現できる。そして、例え、水平
同期信号が一時的に欠落して、発振周波数がずれ
ても、水平同期信号に同期した発振状態に早く戻
せる。また、可変抵抗によつて、フリーラン周波
数を水平同期信号の周波数に一致させれば、発振
周波数がより一層安定化できる。
路は、レベルスイツチ型CR発振器の発振振幅の
中点電位を動作点とする第１の差動対トランジス
タが出力デイーテイ50：50の出力パルスを出力
し、その出力パルスを第２の差動対トランジスタ
（位相比較器）の入力端（トランジスタ４のベー
ス）に与え、出力パルスと水平同期信号との位相
比較を行うことから、分周器を必要とせず、少な
い素子数で、発振周波数の引き込み範囲の広い水
平AFC回路が実現できる。そして、例え、水平
同期信号が一時的に欠落して、発振周波数がずれ
ても、水平同期信号に同期した発振状態に早く戻
せる。また、可変抵抗によつて、フリーラン周波
数を水平同期信号の周波数に一致させれば、発振
周波数がより一層安定化できる。
第１図は本発明に係る水平AFC回路図、第２
図は第１図の各部波形図である。 １……水平同期信号入力端子、８，３７……直
流電圧端子、１２……水平AFC出力端子、１３
……水平発振入力端子、１４，１５……平滑用コ
ンデンサ、１６……平滑用抵抗、１７……抵抗、
１８……水平発振用コンデンサ、１９……水平ホ
ールド用可変抵抗、２０……電源端子、２６，３
６……定電流源、４１……水平発振パルス出力端
子。
図は第１図の各部波形図である。 １……水平同期信号入力端子、８，３７……直
流電圧端子、１２……水平AFC出力端子、１３
……水平発振入力端子、１４，１５……平滑用コ
ンデンサ、１６……平滑用抵抗、１７……抵抗、
１８……水平発振用コンデンサ、１９……水平ホ
ールド用可変抵抗、２０……電源端子、２６，３
６……定電流源、４１……水平発振パルス出力端
子。
Claims (1)
- 【特許請求の範囲】 １ 電源端子と接地点との間に接続された可変抵
抗と発振用コンデンサとの直列回路と、前記発振
用コンデンサの一端から入力信号が与えられるコ
ンパレータと、前記コンパレータの出力パルスを
出力する出力端子とを有し、前記出力パルスに応
動して前記発振用コンデンサを充放電し、充電時
間もしくは放電時間が水平同期信号とほぼ同一時
間の鋸歯状波を前記発振用コンデンサの一端に発
生するレベルスイツチ型CR発振器と、 前記発振用コンデンサの一端に一方の入力端が
接続され、他方の入力端が前記鋸歯状波の振幅の
中点電位にバイアスされ、コレクタが第１のアク
テイブロードで互いに結合された第１の差動対ト
ランジスタと、 コレクタが第２のアクテイブロードで互いに結
合され、一方の入力端が所定電位にバイアスさ
れ、前記所定電位にバイアスされた抵抗を駆動す
る前記第１のアクテイブロードの出力端に他方の
入力端が接続された第２の差動対トランジスタ
と、 水平同期信号の入力に応じた電流パルスを発生
させ、前記第２の差動対トランジスタのエミツタ
共通接続点に前記電流パルスを与えるトランジス
タと、 前記第２のアクテイブロードの出力電流を平滑
し、前記発振用コンデンサにバイアス電流を帰還
する平滑回路と、 を備えた水平AFC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162529A JPS5951669A (ja) | 1982-09-17 | 1982-09-17 | 水平ａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162529A JPS5951669A (ja) | 1982-09-17 | 1982-09-17 | 水平ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5951669A JPS5951669A (ja) | 1984-03-26 |
| JPH0518306B2 true JPH0518306B2 (ja) | 1993-03-11 |
Family
ID=15756342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162529A Granted JPS5951669A (ja) | 1982-09-17 | 1982-09-17 | 水平ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951669A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7714033A (nl) * | 1977-12-19 | 1979-06-21 | Philips Nv | Televisie-ontvanger met een lijnsynchroniseer- schakeling. |
-
1982
- 1982-09-17 JP JP57162529A patent/JPS5951669A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5951669A (ja) | 1984-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109804B2 (en) | Precision relaxation oscillator without comparator delay errors | |
| JP2860407B2 (ja) | 発振器 | |
| JPS62149215A (ja) | 時定数回路 | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
| US3693112A (en) | Signal controlled wide range relaxation oscillator apparatus | |
| US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
| US6091308A (en) | Rapid response oscillator with current-controlled frequency | |
| JPH06204808A (ja) | 発振器 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JP2838212B2 (ja) | のこぎり波発振器段 | |
| US6087814A (en) | Power source circuit and electronic device with the same | |
| JPS6410134B2 (ja) | ||
| US6094077A (en) | Dynamically controlled timing signal generator | |
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPH0522862Y2 (ja) | ||
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH0336152Y2 (ja) | ||
| JPS6318207Y2 (ja) | ||
| JPH0114729B2 (ja) | ||
| JPS5918748Y2 (ja) | パルス発生回路 | |
| KR820001798B1 (ko) | 제어형 발진회로(制御形發振回路) | |
| JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
| JPS5951669A (ja) | 水平ａｆｃ回路 | |
| JPS6236333Y2 (ja) |