JPH05189360A - データ転送および記憶方式 - Google Patents

Abstract

(57)【要約】 【目的】 データをバス上のバースト転送動作ごとに圧
縮して転送、記憶することによりアクセス時間を少なく
し、競合によるバスおよびメモリの待ち時間を減少す
る。 【構成】 プロセッサ１（２）とメモリ３間のバスにお
いて、バースト転送を行う場合、バースト転送動作ごと
にデータを圧縮伸張できるデータ圧縮手段（１−３，２
−３）、データ伸張手段（１−４，２−４）を備え、プ
ロセッサ１（２）とメモリ３間のデータ転送において、
バースト転送を行う場合にデータ圧縮の有無を選択する
圧縮データ転送要求信号，圧縮データ応答信号およびメ
モリ３において記憶されているデータの圧縮の有無を記
憶するビットを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置においてプ
ロセッサとメモリ間のデータの転送方式およびそのメモ
リにおけるデータの記憶方式に関するものである。

【０００２】

【従来の技術】従来、プロセッサとメモリ間のデータの
転送では１回の転送サイクルで１ワードのデータ転送を
行う場合が多かった。この場合、転送サイクル毎のデー
タ圧縮の必要性はない。また、１回の転送サイクルで複
数のワードのデータ転送を行うバースト転送の場合にお
いても転送サイクル毎のデータ圧縮は行われていなかっ
た。

【０００３】

【発明が解決しようとする課題】近年、ＩＣの高集積化
および高速化に伴い、プロセッサの動作速度の向上は著
しく、メモリとの動作速度の差は大きくなる一方であ
る。このためプロセッサに高速に多量のデータを供給す
るために１回のメモリアクセスでより多くのデータを読
み書きすることが必要であり、１回の転送サイクルで複
数ワードのデータ転送を行うバースト転送を行うことが
必要である。例えば、１回のバースト転送サイクルで４
ワードのデータ転送があり、プロセッサの使用するクロ
ックを基準として１クロック毎にデータを供給する場合
には、メモリは４ワード分を読み出して１クロック毎に
順次転送しなければならない。しかし、一般的にメモリ
は１回のアクセスに数クロック以上の時間が必要である
ため、１クロック毎にデータを供給するには１回のメモ
リアクセスで４ワード分のデータを同時に読み出す必要
がある。これは、メモリを構成するハードウェア量は単
一ワードアクセスのメモリ構成に対し、バースト転送を
行う場合には４ワード分のメモリを用意する必要があ
り、物量が大きくなるという課題があった。つぎに、デ
ータ転送間隔を広げ数クロック毎にデータを供給する場
合は上記１クロック毎のデータ転送を行う場合よりはハ
ードウェア量を少なくできるが、１回のデータ転送サイ
クルがメモリとデータ転送用のバスを占有する時間が長
くなるという課題があった。また、複数のプロセッサが
同一のバスを使用しメモリアクセスを行うようなマルチ
プロセッサ構成の場合には、一つのプロセッサがメモリ
へのデータ転送サイクルを行っている間の時間は他のプ
ロセッサからはバスが使用できるまでの待ち時間にな
る。つまり、データ転送サイクルが長くなれば待ち時間
は長くなるという課題があった。

【０００４】

【課題を解決するための手段】本発明のデータ転送およ
び記憶方式は、情報処理装置においてプロセッサとメモ
リを有しそのプロセッサとメモリ間のデータ転送におい
て、１回の転送動作で複数ワードのデータを転送できる
バースト転送を行う際、バースト転送動作ごとにデータ
の圧縮伸張できるデータ圧縮手段およびデータ伸張手段
をプロセッサとシステムバス間に備え、データ圧縮およ
び伸張のために特別なデータ転送サイクルを起動するこ
となくプロセッサのバースト転送の書き込みサイクル中
でデータ圧縮を行い、バースト転送の読み出しサイクル
中にデータ伸張を行うことにより、プロセッサとメモリ
間のデータ転送を行う際に１回のバースト転送動作がシ
ステムバスを占有する時間を短くするようにしたもので
ある。また、本発明の別の発明によるデータ転送方式は
上記のものにおいて、プロセッサとメモリ間のバースト
転送動作でのデータ転送において、データ転送を行う際
にデータ圧縮の有無を選択する選択手段を備え、圧縮効
果のあるデータのみを圧縮し転送することにより圧縮伸
張によるデータ転送のオーバーヘッドを軽減するように
したものである。また、本発明のさらに別の発明による
データ転送方式は、上記の第２の発明において、データ
転送方式で使用されるメモリにおいて記憶されているデ
ータの圧縮の有無を記憶する記憶手段を備え、バースト
転送するデータが圧縮データでも伸張することなく書込
みおよび読み出しを行うことにより、データが圧縮され
ている場合には１回のデータ書き込みおよび読み出しに
要する時間を短くするようにしたものである。

【０００５】

【作用】本発明においては、データをバス上のバースト
転送動作ごとに圧縮して転送，記憶し、また、データ圧
縮の有無を選択する。

【０００６】

【実施例】図１は本発明の一実施例を示すブロック図で
ある。この図１において、１，２はプロセッサ、３はメ
モリ、４は１０ポートである。このプロセッサ１，２、
１０ポート４およびメモリ３はシステムバス５に接続さ
れ、プロセッサ１，プロセッサ２はシステムバス５を通
してメモリ３、１０ポート４等をアクセスする。なお、
プロセッサ１とプロセッサ２は独立して動作し、任意に
メモリ３をアクセスすることができる。

【０００７】そして、プロセッサ１はデータ処理を行う
マイクロプロセッサ１−１と、このマイクロプロセッサ
１−１固有のバスであるローカルバス１−２と、書き込
みデータの圧縮を行うデータ圧縮部１−３と、読み出し
データの伸張を行うデータ伸張部１−４と、圧縮データ
と通常データの切り替えを行うデータセレクタ１−５
と、システムバス５とデータセレクタ１−５を接続する
バスバッファ１−６と、マイクロプロセッサ１−１のシ
ステムバス５へのアクセスを制御するバス制御部１−７
と、マイクロプロセッサ１−１がデータの圧縮を指示す
る圧縮指示信号１−８および圧縮の成否を示す圧縮完了
信号１−９より構成される。

【０００８】プロセッサ２はデータ処理を行うマイクロ
プロセッサ２−１と、このマイクロプロセッサ２−１固
有のバスであるローカルバス２−２と、書き込みデータ
の圧縮を行うデータ圧縮部２−３と、読み出しデータの
伸張を行うデータ伸張部２−４と、圧縮データと通常デ
ータの切り替えを行うデータセレクタ２−５と、システ
ムバス５とデータセレクタ２−５を接続するバスバッフ
ァ２−６と、マイクロプロセッサ２−１のシステムバス
５へのアクセスを制御するバス制御部２−７と、マイク
ロプロセッサ２−１がデータの圧縮を指示する圧縮指示
信号２−８と、圧縮の成否を示す圧縮完了信号２−９よ
り構成され、プロセッサ１と同一の構成をとる。

【０００９】メモリ３は記憶素子３−１、記憶素子３−
２の２バンク（ＢＡＮＫ）構成であり、リードデータ生
成部３−４は記憶素子３−１または記憶素子３−２から
読み出したデータのエラーチェックと訂正を行いシステ
ムバス５に出力すると共に圧縮データ読み出し信号３−
７にデータ圧縮の有無を出力し、ライトデータ生成部３
−５はシステムバス５から受け取ったデータにメモリ制
御部３−３から出力された圧縮データ記憶信号３−６を
つけ加えエラー検出用のチェックビットを生成し、記憶
素子３−１または記憶素子３−２に出力し、メモリ制御
部３−３はこれらの制御を行う。この記憶素子３−１お
よび記憶素子３−２の記憶形式はメモリに記憶する１ワ
ードの構成例を示す説明図である図２に示すように１ワ
ードは４０ビットからなり、記憶データ３１２が３２ビ
ット、圧縮データ記憶フラグ３１１が１ビット、チェッ
クビット３１０が７ビット幅により構成される。

【００１０】そして、プロセッサ１および２におけるデ
ータ圧縮部１−３、データ伸張部１−４およびデータ圧
縮部２−３、データ伸張部２−４は、バースト転送動作
ごとにデータの圧縮伸張できるデータ圧縮手段およびデ
ータ伸張手段を構成し、プロセッサ１，２とメモリ３間
のデータ転送において、１回の転送動作で複数ワードの
データを転送できるバースト転送を行う際、上記データ
圧縮手段とデータ伸張手段をプロセッサとシステムバス
間に有することにより、データ圧縮および伸張のために
特別なデータ転送サイクルを起動することなくプロセッ
サのバースト転送の書き込みサイクル中でデータ圧縮を
行い、バースト転送の読み出しサイクル中にデータ伸張
を行うことにより、プロセッサとメモリ間のデータ転送
を行う場合に１回のバースト転送動作がシステムバスを
占有する時間を短くするように構成されている。

【００１１】また、プロセッサ１および２におけるデー
タセレクタ１−５およびデータセレクタ２−５はデータ
転送を行う際にデータ圧縮の有無を選択する選択手段を
構成し、プロセッサとメモリ間のバースト転送動作での
データ転送において、上記選択手段を有することによ
り、圧縮効果のあるデータのみを圧縮し転送することに
より圧縮伸張によるデータ転送のオーバーヘッドを軽減
するように構成されている。また、メモリ３における記
憶素子３−１，３−２はデータ転送方式で使用されるメ
モリにおいて記憶されているデータの圧縮の有無を記憶
する記憶手段を構成し、バースト転送するデータが圧縮
データでも伸張することなく書込みおよび読み出しを行
うことにより、データが圧縮されている場合には１回の
データ書き込みおよびデータの読み出しに要する時間を
短くするように構成されている。

【００１２】図３ないし図６は図１の動作説明に供する
タイムチャートで、図３は本発明によるデータ圧縮の行
われていないデータをメモリから読み出す場合のタイム
チャートを示したものであり、図４は本発明によるデー
タ圧縮の行われているデータをメモリから読み出す場合
のタイムチャート、図５は本発明によるデータ圧縮を行
わずにデータをメモリに書き込む場合のタイムチャー
ト、図６は本発明によるデータ圧縮を行いデータをメモ
リに書き込む場合のタイムチャートを示したものであ
る。

【００１３】つぎに図１に示す実施例の動作を図３ない
し図６を参照して説明する。なお、プロセッサ１とプロ
セッサ２は同一機能を持ち、動作は同じである。よっ
て、以下特に断らない限りプロセッサ１を対象として動
作を説明する。プロセッサ１内のマイクロプロセッサ１
−１は１回のアクセスで１クロック毎に１ワードずつ４
回を読み書きできるバースト転送を行い、これに伴いシ
ステムバス５、メモリ３もバースト転送を行う。そし
て、データ圧縮部１−３はバースト転送において転送さ
れる４ワードのデータを順にα、β、γ、δとすると、
αとβが等しくかつγとδが等しい場合にαｃ＝α＝
β、βｃ＝γ＝δとし、αとβをαｃで代表し、γとδ
をβｃで代表することによりαｃとβｃをデータセレク
タ１−５に出力し、α≠βまたはγ≠δの場合はα、
β、γ、δを順にデータセレクタ１−５に出力する。デ
ータ伸張部１−４は圧縮データ転送において転送される
２ワードのデータを順にαｃ、βｃとすると、αｃとβ
ｃより４ワードのデータ、α、β、γ、δに復元し、マ
イクロプロセッサ１−１に出力する。

【００１４】つぎに実際の動作を説明する。まず、デー
タ圧縮が行われていない場合のプロセッサ１のメモリ３
からのデータ読み出し動作を説明する。図３がこの場合
のタイムチャートであり、アドレスＡ番地からα、β、
γ、δと読み出した場合である。マイクロプロセッサ１
−１はアドレスＡ番地からバースト転送によりＡ番地、
Ａ＋１番地、Ａ＋２番地、Ａ＋３番地のデータを読み込
む。まず、マイクロプロセッサ１−１はローカルバス１
−２にアドレスＡ番地を出力し、バス制御部１−７にア
クセス要求を行う。このバス制御部１−７はシステムバ
ス５の状態を常に監視しており、システムバス５をプロ
セッサ２が使用していない場合、メモリ３にアクセス要
求を行い、システムバス５にアドレスＡ番地を出力し、
メモリ３はシステムバス５よりアドレスＡ番地からの読
み出し要求を受け取る。これによりメモリ制御部３−３
は記憶素子３−１よりＡ番地の内容αｍを読み出し、リ
ードデータ生成部３−４に渡す。つぎに、このデータ生
成部３−４ではαｍのエラーチェックと訂正を行い、リ
ードデータαと圧縮の有無を生成し、生成したリードデ
ータαをシステムバス５に出力し、圧縮データ読み出し
信号３−７を「Ｌ」にし、読み出したデータが圧縮され
ていないことをメモリ制御部３−３に通知する。これに
よりメモリ制御部３−３はデータ応答信号５−１を
「Ｌ」、圧縮データ応答信号５−２を「Ｈ」にし、Ａ＋
１番地の内容βｍを記憶素子３−２から読み出し、Ａ＋
２番地の内容γｍを記憶素子３−１から読み出し、Ａ＋
３番地の内容δｍを記憶素子３−２から読み出し、リー
ドデータ生成部３−４でβ、γ、δとしシステムバス５
に出力する。このときバス制御部１−７はシステムバス
５のデータ応答信号５−１が「Ｌ」であることよりデー
タα、β、γ、δをシステムバス５から順次取り込み、
このときの圧縮データ応答信号５−２が「Ｈ」であるこ
とより読み出しデータデータセレクタ１−５、ローカル
バス１−２を通してバスバッファ１−６よりマイクロプ
ロセッサ１−１に直接供給する。この場合４ワードのデ
ータを読み出すのにシステムバス５で９クロック、マイ
クロプロセッサ１−１は１０クロック、メモリ３は９ク
ロックを消費する。以上が圧縮が行われていない場合の
読み出し動作である。

【００１５】つぎに、データ圧縮が行われている場合の
プロセッサ１のメモリ３からのデータ読み出し動作を説
明する。図４はこの場合のタイムチャートであり、アド
レスＡ番地からα、β、γ、δと読み出した場合であ
る。マイクロプロセッサ１−１はアドレスＡ番地からバ
ースト転送によりＡ番地、Ａ＋１番地、Ａ＋２番地、Ａ
＋３番地のデータを読み込む。まず、マイクロプロセッ
サ１−１はローカルバス１−２にアドレスＡ番地を出力
し、バス制御部１−７にアクセス要求を行う。このバス
制御部１−７はシステムバス５の状態を常に監視してお
り、システムバス５をプロセッサ２が使用していない場
合には、メモリ３にアクセス要求を行い、システムバス
５にアドレスＡ番地を出力し、メモリ３はシステムバス
５よりアドレスＡ番地からの読み出し要求を受け取る。
これによりメモリ制御部３−３は記憶素子３−１よりＡ
番地の内容αｍを読み出し、リードデータ生成部３−４
に渡す。このリードデータ生成部３−４ではαｍのエラ
ーチェックと訂正を行い、リードデータαｃと圧縮の有
無を生成し、生成したリードデータαｃをシステムバス
５に出力し、圧縮データ読み出し信号３−７を「Ｈ」に
し、読み出したデータが圧縮されていることをメモリ制
御部３−３に通知する。つぎに、これによりメモリ制御
部３−３はデータ応答信号５−１を「Ｌ」、圧縮データ
応答信号５−２を「Ｌ」にし、Ａ＋１番地の内容βｍを
記憶素子３−２から読み出し、リードデータ生成部３−
４でβｃとしシステムバス５に出力する。これでメモリ
３のリード動作は完了する。このときバス制御部１−７
はシステムバス５のデータ応答信号５−１が「Ｌ」であ
ることよりデータαｃ、βｃをシステムバス５から順次
取り込み、このときの圧縮データ応答信号５−２が
「Ｌ」であることより読み出しデータセレクタ１−５を
通してデータ伸張部１−４に供給し、このデータ伸張部
１−４においてαｃ、βｃからα、β、γ、δに復元し
順次マイクロプロセッサ１−１に供給する。この場合、
４ワードのデータを読み出すのにシステムバス５で５ク
ロック、マイクロプロセッサ１−１は９クロック、メモ
リ３は５クロックを消費する。以上が圧縮が行われてい
る場合の読み出し動作である。

【００１６】つぎに、データ圧縮を行わない場合のプロ
セッサ１からメモリ３へのデータ書き込み動作について
説明する。図５がこの場合のタイムチャートであり、ア
ドレスＡ番地からα、β、γ、δと書き込んだ場合であ
る。マイクロプロセッサ１−１はアドレスＡ番地からバ
ースト転送によりＡ番地、Ａ＋１番地、Ａ＋２番地、Ａ
＋３番地のデータα、β、γ、δを出力する。まず、マ
イクロプロセッサ１−１はローカルバス１−２にアドレ
スＡ番地を出力し、圧縮指示信号１−８を「Ｈ」にし、
圧縮せずにデータを書き込むアクセス要求をバス制御部
１−７に行う。このバス制御部１−７マイクロプロセッ
サ１−１よりアドレスＡ番地と書き込みデータα、β、
γ、δをデータバッファ１−６に格納し、システムバス
５をプロセッサ２が使用していない場合には、メモリ３
にアクセス要求を行い、システムバス５にアドレスＡ番
地を出力し、圧縮データ供給信号５−３を「Ｈ」にし、
データαを出力する。この後、データ応答信号５−１が
「Ｌ」になる度に次のデータβ、γ、δを順次出力す
る。つぎに、メモリ３はシステムバス５よりアドレスＡ
番地からの書き込み要求を受け取りデータ応答信号５−
１を「Ｌ」にし、圧縮データ供給信号５−３が「Ｈ」な
ので４ワード分のデータα、β、γ、δをライトデータ
生成部３−５に取り込み、圧縮データ記憶信号３−６の
値と合わせてチェックビットを生成し、書き込みデータ
αｍ、βｍ、γｍ、δｍを生成する。メモリ制御部３−
３は記憶素子３−１、記憶素子３−２に対し書き込みを
２回ずつ行う。この場合４ワードのデータを書き込むの
にシステムバス５で７クロック、マイクロプロセッサ１
−１は５クロック、メモリ３は９クロックを消費する。
以上が圧縮が行わない場合の書き込み動作である。

【００１７】つぎに、データ圧縮を行う場合のプロセッ
サ１からメモリ３へのデータ書き込み動作に付いて説明
する。図６がこの場合のタイムチャートであり、アドレ
スＡ番地からα、β、γ、δと書き込んだ場合である。
マイクロプロセッサ１−１はアドレスＡ番地からバース
ト転送によりＡ番地、Ａ＋１番地、Ａ＋２番地、Ａ＋３
番地へのデータα、β、γ、δを出力する。まず、マイ
クロプロセッサ１−１はローカルバス１−２にアドレス
Ａ番地を出力し、圧縮指示信号１−８を「Ｌ」にし、圧
縮してデータを書き込むアクセス要求をバス制御部１−
７に行う。このバス制御部１−７はマイクロプロセッサ
１−１よりアドレスＡ番地と書き込みデータα、β、
γ、δをデータバッファ１−６に蓄え、データ圧縮部１
−３に書き込みデータα、β、γ、δを格納し、データ
圧縮の可否を判定し圧縮可能で有ればデータ圧縮を行い
圧縮完了信号１−９を「Ｌ」にし、データ圧縮の可否を
判定し圧縮不可能で有れば圧縮完了信号１−９を「Ｈ」
にする。そして、このバス制御部１−７は圧縮完了信号
１−９の値が「Ｈ」であればデータバッファ１−６に蓄
えられたデータを出力し、データ圧縮をしない場合と同
様に動作する。つぎに、バス制御部１−７は圧縮完了信
号１−９の値が「Ｌ」であれば、データ圧縮部１−３よ
り圧縮されたデータαｃ、βｃをデータバッファ１−６
に蓄え、メモリ３にアクセス要求を行い、システムバス
５にアドレスＡ番地を出力し、圧縮データ供給信号５−
３を「Ｌ」にし、データαｃを出力する。この後、デー
タ応答信号５−１が「Ｌ」になると次のデータβｃ出力
する。そして、メモリ３はシステムバス５よりアドレス
Ａ番地からの書き込み要求を受け取りデータ応答信号５
−１を「Ｌ」にし、圧縮データ供給信号５−３が「Ｌ」
なので２ワード分のデータαｃ、βｃをライトデータ生
成部３−５に取り込み、圧縮データ記憶信号３−６の値
と合わせてチェックビットを生成し、書き込みデータα
ｍ、βｍを生成する。メモリ制御部３−３は記憶素子３
−１、記憶素子３−２に対し書き込みを１回ずつ行う。
この場合４ワードのデータを書き込むのにシステムバス
５で３クロック、マイクロプロセッサ１−１は５クロッ
ク、メモリ３は５クロック消費する。以上が圧縮を行う
場合の書き込み動作である。なお、データの圧縮方法は
以上説明した以外の方法を用いても同様の利点があるこ
とは云うまでもない。

【００１８】

【発明の効果】以上説明したように本発明は、データを
バス上のバースト転送動作ごとに圧縮して転送，記憶す
るようにし、また、データ圧縮の有無を選択できるよう
にしたので、ハードウェア量を余り大きくすることなく
高速にデータ転送を行うことができる効果がある。ここ
で、データを圧縮して書き込むことによりプロセッサか
ら見たアクセス時間は余り変わらないが、システムバス
とメモリのアクセス時間を少なくできる。これは複数の
プロセッサを共通バスに接続する場合、個々のプロセッ
サがバスとメモリを占有する時間が減少するため、他の
プロセッサの競合によるバスおよびメモリの待ち時間を
減少することができる効果がある。また、データ圧縮の
有無を選択できるため、圧縮効率が低く、頻繁にリー
ド、ライトを行う部分は圧縮処理を行わずにメモリに保
存することにより、パーシャルライトが発生した場合に
一度データを伸張して書き込みデータを加え再圧縮する
という処理がいらず、常に圧縮するということをしなく
て良いという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１のメモリに記憶する１ワードの構成例を示
す説明図である。

【図３】図１の動作説明に供するデータ圧縮の行われて
いないデータをメモリから読み出す場合のタイムチャー
トである。

【図４】図１の動作説明に供するデータ圧縮の行われて
いるデータをメモリから読み出す場合のタイムチャート
である。

【図５】図１の動作説明に供するデータ圧縮を行わずに
データをメモリに書き込む場合のタイムチャートであ
る。

【図６】図１の動作説明に供するデータ圧縮を行ないデ
ータをメモリに書き込む場合のタイムチャートである。

【符号の説明】

１ プロセッサ １−１ マイクロプロセッサ １−３ データ圧縮部 １−４ データ伸張部 １−５ データセレクタ １−６ バスバッファ １−７ バス制御部 ２ プロセッサ ２−１ マイクロプロセッサ ２−３ データ圧縮部 ２−４ データ伸張部 ２−５ データセレクタ ２−６ バスバッファ ２−７ バス制御部 ３ メモリ ３−１，３−２ 記憶素子 ３−３ メモリ制御部 ３−４ リードデータ生成部 ３−５ ライトデータ生成部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置においてプロセッサとメモ
   リを有しそのプロセッサとメモリ間のデータ転送におい
   て、１回の転送動作で複数ワードのデータを転送できる
   バースト転送を行う際、バースト転送動作ごとにデータ
   の圧縮伸張できるデータ圧縮手段およびデータ伸張手段
   を前記プロセッサとシステムバス間に備え、データ圧縮
   および伸張のために特別なデータ転送サイクルを起動す
   ることなくプロセッサのバースト転送の書き込みサイク
   ル中でデータ圧縮を行い、バースト転送の読み出しサイ
   クル中にデータ伸張を行うことにより、プロセッサとメ
   モリ間のデータ転送を行う際に１回のバースト転送動作
   がシステムバスを占有する時間を短くするようにしたこ
   とを特徴とするデータ転送方式。
2. 【請求項２】 請求項１記載のデータ転送方式におい
   て、プロセッサとメモリ間のバースト転送動作でのデー
   タ転送において、データ転送を行う際にデータ圧縮の有
   無を選択する選択手段を備え、圧縮効果のあるデータの
   みを圧縮し転送することにより圧縮伸張によるデータ転
   送のオーバーヘッドを軽減するようにしたことを特徴と
   するデータ転送方式。
3. 【請求項３】 請求項２記載のデータ転送方式におい
   て、このデータ転送方式で使用されるメモリにおいて記
   憶されているデータの圧縮の有無を記憶する記憶手段を
   備え、バースト転送するデータが圧縮データでも伸張す
   ることなく書込みおよび読み出しを行うことにより、デ
   ータが圧縮されている場合には１回のデータ書き込みお
   よびデータ読み出しに要する時間を短くするようにした
   ことを特徴とするデータ記憶方式。