JPH05193176A

JPH05193176A - 感熱プリンタ・ドライバ回路

Info

Publication number: JPH05193176A
Application number: JP924892A
Authority: JP
Inventors: Shigeki Yamakawa; 茂樹山川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-01-22
Filing date: 1992-01-22
Publication date: 1993-08-03

Abstract

(57)【要約】【目的】隣り合う２つのドットに同一印字データを容
易に印字し得る感熱プリンタ・ドライバ回路を提供する
ものである。【構成】印字データを含むビット・シリアルな入力信
号（４）をパラレル化するシフト・レジスタ（１１¹〜
１１ⁿ）のクロック信号（５）を、偶数ビットと奇数ビ
ットとで、逆位相のクロック信号として供給できるクロ
ック生成回路（１５）を備えて感熱プリンタ・ドライバ
回路を構成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は感熱プリンタの発熱体に
通電するためのドライバ回路に関するものである。

【０００２】

【従来の技術】従来、この種の感熱プリンタ・ドライバ
回路は、例えば図２に示す如く、印字データを含むビッ
ト・シリアルな入力信号（４）をパラレルに変換するシ
フト・レジスタ回路（１１¹〜１１ⁿ）と、このシフト
・レジスタ回路（１１¹〜１１ⁿ）の内容をパラレルに
シフトし、印字データを蓄積するレジスタ回路（１２¹
〜１２ⁿ）と、このレジスタ回路（１２¹〜１２ⁿ）の
内容に応じて所定の時間ドライバ・トランジスタ（１４
¹〜１４ⁿ）を通電するためのゲート回路（１３¹〜１
３ⁿ）とから構成されている。

【０００３】このような構成の感熱プリンタ・ドライバ
回路は、リセット信号（６）によって、インバータバッ
ファ回路（１４０），（１５０）を介してシフト・レジ
スタ回路（１１¹〜１１ⁿ）及びレジスタ回路（１２¹
〜１２ⁿ）を初期化した後、ビット・シリアルな入力信
号（４）用の端子にシフト・クロック信号（５）を同期
することにより得られるビット・シリアルな印字データ
を、シフト・クロック信号（５）で更にシフト・レジス
タ回路（１１¹〜１１ⁿ）に取り込む。

【０００４】これにより、シフト・レジスタ回路（１１
¹〜１１ⁿ）に格納された印字データは、パラレル・シ
フトクロック信号（３）で、レジスタ回路（１２¹〜１
２ⁿ）に移送され、その後、出力許可信号（２）を高レ
ベルとすることにより、レジスタ回路（１２¹〜１
２ⁿ）に格納されたデータの内容に従ってドライバ・ト
ランジスタ（１４¹〜１４ⁿ）がオン又はオフ状態とな
る。この結果、ドライバ出力端子（８¹〜８ⁿ）に接続
される発熱体を通してグランド（１）の端子に電流が流
れ、発熱体が発熱させられることにより、印字データに
対応した印字を行い得るようになっている。

【０００５】

【発明が解決しようとする課題】従来の感熱プリンタ・
ドライバ回路は、例えば文字を拡大するとき等、隣り合
う２つのドットに同一印字データを印字しようとする場
合、ビット・シリアルに入力されるデータを主制御部
（図示せず）にて編集して、同一印字データを２回ビッ
ト・シリアル・データとして、シフト・レジスタ回路
（１１¹〜１１ⁿ）に入力する必要がある。こうした場
合、主制御部の負荷が大きくなるので、性能の高い制御
回路を準備する必要があった。

【０００６】本発明は、かかる事情を鑑みなされたもの
で、その技術的課題は、主制御部に負荷をかけずに隣り
合う２つのドットに同一印字データを容易に印字し得る
感熱プリンタ・ドライバ回路を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば、ビット
・シリアルに入力された印字データをパラレルに変換す
るシフト・レジスタに対し、クロック信号，クロック・
ゲート信号，及び位相選択信号を入力し、クロック・ゲ
ート信号によりクロック供給の有無を決定する共に、位
相選択信号により偶数ビット目のシフト・レジスタを構
成するためのフリップ・フロップのシフト・クロック信
号として、奇数ビット目を構成するフリップ・フロップ
と同位相のクロックを供給するか、又は逆位相のクロッ
クを供給するかを決定するシフト・クロック生成回路を
備えたことを特徴とする感熱プリンタ・ドライバ回路が
得られる。

【０００８】

【実施例】以下に実施例を挙げ、本発明の感熱プリンタ
・ドライバ回路について、図面を参照して詳細に説明す
る。

【０００９】図１は、本発明の一実施例である感熱プリ
ンタ・ドライバ回路の基本構成を示したものである。感
熱プリンタ・ドライバ回路は、図２に示した従来の感熱
プリンタ・ドライバ回路と同様に、グランド（１）、出
力許可信号（２）、パラレル・シフトクロック信号
（３）、ビット・シリアルな入力信号（４）、リセット
信号（６）、次のステップにてビット・シリアルな印字
データを出力するためのビット・シリアルな出力信号
（７）、シフト・レジスタ（１１¹〜１１ⁿ）、レジス
タ回路（１２¹〜１２ⁿ）、ゲート回路（１３¹〜１３
ⁿ）、ドライバ・トランジスタ（１４¹〜１４ⁿ）、ド
ライバ出力端子（８¹〜８ⁿ）、及びインバータバッフ
ァ回路（１４０），（１５０）を備える。

【００１０】又、感熱プリンタ・ドライバ回路は、クロ
ック信号（５）、クロックをシフト・レジスタに供給す
るか否かを決定するクロック・ゲート信号（１０）及び
偶数ビット目のシフト・レジスタを構成するフリップ・
フロップにシフト・クロック信号として奇数ビット目の
シフト・レジスタを構成するフリップ・フロップと同位
相のクロックを供給するか逆位相のクロックを供給する
かを決める位相選択信号（９）を入力し、奇数ビット目
のシフト・レジスタを構成するフリップ・フロップに対
するクロック信号と偶数ビット目のシフト・レジスタを
構成するフリップ・フロップに対するクロック信号とを
生成する為のクロック生成回路（１５）を備えている。

【００１１】又、図３は本発明の他の実施例である感熱
プリンタ・ドライバ回路の基本構成を示したものであ
り、図４は図３で示した感熱プリンタ・ドライバ回路の
動作に係るタイミングチャートを示したものである。

【００１２】図３の感熱プリンタ・ドライバ回路は、グ
ランド（１），出力許可信号（２），パラレル・シフト
クロック信号（３），ビット・シリアルな入力信号
（４），クロック信号（５），リセット信号（６），ビ
ット・シリアルな出力信号（７），ドライバ出力端子
（８¹〜８ⁿ），位相選択信号（９），クロック・ゲー
ト信号（１０），シフト・レジスタ（１１¹〜１
１ⁿ），レジスタ回路（１２¹〜１２ⁿ），ゲート回路
（１３¹〜１３ⁿ），ドライバ・トランジスタ（１４¹
〜１４ⁿ），及びインバータバッファ回路（１４０），
（１５０）を、何れも図１の感熱プリンタ・ドライバ回
路と同様に共通して備えている。

【００１３】更に、この感熱プリンタ・ドライバ回路
は、クロック生成回路（１５）の代わりにフリップ・フ
ロップ回路（１６），ゲート回路（１７）、反転回路
（１８０），（２１０）、二入力のアンド回路（１
９），（２０），（２２），（２３）、及び二入力のオ
ア回路（２４）が設けられている。

【００１４】図４は、図３の感熱プリンタ・ドライバ回
路におけるクロック信号（５），クロック・ゲート信号
（１０），フリップ・フロップ回路（１６），二入力の
アンド回路（１９），ゲート回路（１７），二入力のア
ンド回路（２０），シフト・レジスタ（１１¹〜１１ⁿ
／参照番号を１１としている），レジスタ回路（１２¹
〜１２ⁿ／参照番号は１２），ゲート回路（１３¹〜１
３ⁿ／参照番号は１３），ドライバ・トランジスタ（１
４¹〜１４ⁿ／参照番号は１４），及びパラレル・シフ
トクロック信号（３）に関し、各端子や各回路に与えら
れ、或いは出力される各信号間のタイミングを示したも
のである。

【００１５】図３に示す感熱プリンタ・ドライバ回路
は、位相選択信号（９）が低レベルの場合、クロック・
ゲート信号（１０）をクロック信号（５）の立ち下がり
で、同期をとったフリップ・フロップ回路（１６）の出
力とクロック信号（５）とを論理積演算した信号が、偶
数ビット目のシフト・レジスタを構成するフリップ・フ
ロップ（１１²，１１⁴，…）のクロック信号として供
給される。このクロック信号は、奇数ビット目を構成す
るフリップ・フロップ（１１¹，１１³，…）と同位相
となる。この結果、感熱プリンタ・ドライバ回路は、図
２に示したものと同様な働きをする。

【００１６】一方、位相選択信号（９）が高レベルの場
合、クロック・ゲート信号（１０）をクロック信号
（５）の立ち下がりで同期をとった後、クロック信号
（５）の立上がりで同期化したフリップ・フロップ回路
（１６）の出力とクロック信号（５）の反転信号との論
理積信号が、偶数ビット目のシフト・レジスタを構成す
るフリップ・フロップ（１１²，１１⁴，…）のクロッ
ク信号として供給される。このクロック信号は、奇数ビ
ット目のシフト・レジスタを構成するフリップ・フロッ
プ（１１¹，１１³，…）と逆位相となる。

【００１７】この結果、感熱プリンタ・ドライバ回路
は、図４に示したシフト・レジスタ（１１¹，１１²，
１１³，１１⁴）の出力信号の様子の通り、隣り合うフ
リップ・フロップが同一のデータを出力することにな
る。

【００１８】そこで、パラレル・シフト・クロック信号
（３）によってレジスタ回路（１２¹〜１２ⁿ）にも隣
り合うビットに同一の印字データを格納し、出力許可信
号（２）が高レベルの間、ドライバ・トランジスタ（１
４¹〜１４ⁿ）を介して隣り合うものを共にオン又はオ
フとする。このような動作を行うことにより、主制御部
（図示せず）に負荷をかけずに隣り合う２つのドットに
同一印字データを印字することができる。勿論、図１に
示した感熱プリンタ・ドライバ回路も、クロック生成回
路（１５）が単体でこのような動作を行うものなので、
２つのドットに同一印字データを印字することができ
る。

【００１９】ところで、実施例では各回路をｎビット構
成として説明したが、こうしたｎビット回路はＩＣ化す
ることが可能である。更に、ライン・プリンタの形式を
採用すると、このようなＩＣを複数個直列に接続するこ
ともできる。この場合、ビット数ｎが偶数の場合には、
各ドライバＩＣに対して同位相のクロック信号（５）を
供給し、かつ位相選択信号（９）も全て同一の信号（但
し、本実施例では位相選択信号（９）を高レベルとする
ことで太字印字が行われる）を入力すれば良いが、ビッ
ト数ｎが奇数の場合に太字印を行うためには、ＩＣ外部
に別途位相反転回路を設けてクロック信号（５）を偶数
番目のＩＣと奇数番目のＩＣで逆位相とすることによ
り、隣り合うドットを同一印字データとして印字するこ
とが可能となる。従って、本発明は実施例に限定されな
い。

【００２０】

【発明の効果】以上に説明したように、本発明によれ
ば、クロック・ゲート信号、位相選択信号、及びクロッ
ク信号を入力し、感熱プリンタ・ドライバ回路を構成す
るビット・シリアルな入力データをパラレル・データに
変換するシフト・レジスタ回路の中で偶数ビット目のシ
フト・レジスタを構成するフリップ・フロップに供給す
るクロック信号の位相を奇数ビット目のシフト・レジス
タと同位相とするか、或いは逆位相とするかを決定する
クロック生成回路を備えることで、従来通りの感熱プリ
ンタ・ドライバ回路として動作させることに加え、隣り
合う２ビットに同一印字データを与えて印字させられる
ようになる。結果として、拡大文字等の肉太印字を容易
に行い得るという長所を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例である感熱プリンタ・ドライ
バ回路の基本構成を示したものである。

【図２】従来の感熱プリンタ・ドライバ回路の基本構成
を示したものである。

【図３】本発明の他の実施例である感熱プリンタ・ドラ
イバ回路の基本構成を示したものである。

【図４】図３に示す感熱プリンタ・ドライバ回路の動作
に係るタイミングチャートを示したものである。

【符号の説明】

１グランド２出力許可信号３パラレル・シフト・クロック信号４ビット・シリアルな入力信号５クロック信号６リセット信号７ビット・シリアルな出力信号８¹〜８ⁿ ドライバ出力信号９位相選択信号１０クロックゲート信号１１¹〜１１ⁿ シフトレジスタ１２¹〜１２ⁿ レジスタ回路１６フリップ・フロップ回路１３¹〜１３ⁿ，１７ゲート回路１９，２０，２２，２３二入力アンド回路１４¹〜１４ⁿ ドライバ・トランジスタ１５クロック生成回路２４二入力オア回路１４０，１５０インバータ・バッファ回路１８０，２１０反転回路

Claims

【特許請求の範囲】

【請求項１】ビット・シリアルに入力された印字デー
タをパラレルに変換するシフト・レジスタに対し、クロ
ック信号，クロック・ゲート信号，及び位相選択信号を
入力し、前記クロック・ゲート信号によりクロック供給
の有無を決定する共に、前記位相選択信号により偶数ビ
ット目のシフト・レジスタを構成するためのフリップ・
フロップのシフト・クロック信号として、奇数ビット目
を構成するフリップ・フロップと同位相のクロックを供
給するか、又は逆位相のクロックを供給するかを決定す
るシフト・クロック生成回路を備えたことを特徴とする
感熱プリンタ・ドライバ回路。