JPH0519390B2 - - Google Patents
Info
- Publication number
- JPH0519390B2 JPH0519390B2 JP58179375A JP17937583A JPH0519390B2 JP H0519390 B2 JPH0519390 B2 JP H0519390B2 JP 58179375 A JP58179375 A JP 58179375A JP 17937583 A JP17937583 A JP 17937583A JP H0519390 B2 JPH0519390 B2 JP H0519390B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- controllable valve
- arm
- gto
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、サイリスタやトランジスタの如き
可制御弁を用いたインバータのアーム短絡検出回
路、特にゲートによるターンオフが可能なサイリ
スタ、例えばゲートターンオフ（GTO）サイリ
スタを用いたインバータに使用して好適なアーム
短絡検出回路に関する。
可制御弁を用いたインバータのアーム短絡検出回
路、特にゲートによるターンオフが可能なサイリ
スタ、例えばゲートターンオフ（GTO）サイリ
スタを用いたインバータに使用して好適なアーム
短絡検出回路に関する。
例えば、GTOサイリスタ（以下、単にGTOと
もいう。）を用いたインバータにおいて、１相の
上、下アームがゲート回路の誤動作等によつて同
時に点弧されアーム短絡が生じると、GTO素子
による電源短絡が発生する。この場合、アーム短
絡が生じたことを検知してからGTO素子にオフ
ゲートパルスを印加しても、短絡電流は既に最大
可制御電流を越えてしまうことがあり、このよう
な最大可制御電流を越えた電流をしや断しようと
すると、GTO素子は必ず破壊するという特性を
持つている。したがつて、GTO素子を用いたイ
ンバータにおいて、アーム短絡が発生した場合
は、GTO素子にはオフゲートパルスを出さない、
つまり短絡電流を遮断しないようにして、GTO
を破壊から保護するようにしている。具体的に
は、例えばGTO素子と並列に接続された短絡用
サイリスタを点弧させて、事故電流を該短絡用サ
イリスタに分流させるとともに、別途設けられた
しや断器によりその入力側を遮断する方式が採用
されている。このため、アーム短絡を速かに検出
することが望ましいが、従来は、以下の如くして
行なわれている。
もいう。）を用いたインバータにおいて、１相の
上、下アームがゲート回路の誤動作等によつて同
時に点弧されアーム短絡が生じると、GTO素子
による電源短絡が発生する。この場合、アーム短
絡が生じたことを検知してからGTO素子にオフ
ゲートパルスを印加しても、短絡電流は既に最大
可制御電流を越えてしまうことがあり、このよう
な最大可制御電流を越えた電流をしや断しようと
すると、GTO素子は必ず破壊するという特性を
持つている。したがつて、GTO素子を用いたイ
ンバータにおいて、アーム短絡が発生した場合
は、GTO素子にはオフゲートパルスを出さない、
つまり短絡電流を遮断しないようにして、GTO
を破壊から保護するようにしている。具体的に
は、例えばGTO素子と並列に接続された短絡用
サイリスタを点弧させて、事故電流を該短絡用サ
イリスタに分流させるとともに、別途設けられた
しや断器によりその入力側を遮断する方式が採用
されている。このため、アーム短絡を速かに検出
することが望ましいが、従来は、以下の如くして
行なわれている。
第１図は３相６アームのGTOインバータの一
般的な例を示す回路図、第１Ａ図は第１図の１部
を抽出して示す詳細回路図、第１Ｂ図はその動作
を説明するための各部波形図である。第１図にお
いて、１は直流電源、２は負荷となる交流モー
タ、３１〜３６はGTOサイリスタ、４１〜４６
は帰還ダイオード、５１〜５６は限流リアクト
ル、６１〜６６は還流ダイオード、７１〜７６は
抵抗である。限流リアクトル５１〜５６は、帰還
ダイオード４６〜４６オフ時のdi／dt（電流上昇
率）抑制、GTO３１〜３６オン時のdi／dt抑制
および短絡電流di／dt抑制のために設けられ、そ
のエネルギーは、GTOのオフ時に還流ダイオー
ド６１〜６６と抵抗７１〜７６によつて吸収され
る。また、第１Ａ図において、８１，８２はスナ
バコンデンサ、９１，９２はナスバ抵抗、１０
１，１０２はスナバダイオードであり、その他の
符号は第１図と同様である。
般的な例を示す回路図、第１Ａ図は第１図の１部
を抽出して示す詳細回路図、第１Ｂ図はその動作
を説明するための各部波形図である。第１図にお
いて、１は直流電源、２は負荷となる交流モー
タ、３１〜３６はGTOサイリスタ、４１〜４６
は帰還ダイオード、５１〜５６は限流リアクト
ル、６１〜６６は還流ダイオード、７１〜７６は
抵抗である。限流リアクトル５１〜５６は、帰還
ダイオード４６〜４６オフ時のdi／dt（電流上昇
率）抑制、GTO３１〜３６オン時のdi／dt抑制
および短絡電流di／dt抑制のために設けられ、そ
のエネルギーは、GTOのオフ時に還流ダイオー
ド６１〜６６と抵抗７１〜７６によつて吸収され
る。また、第１Ａ図において、８１，８２はスナ
バコンデンサ、９１，９２はナスバ抵抗、１０
１，１０２はスナバダイオードであり、その他の
符号は第１図と同様である。
すなわち、従来のアーム短絡検出方式として
は、第１図の符号a1，a2，a3で示される部分にア
ーム電流を検出するDCCT（直流変流器）を設け、
その検出値が所定の設定値を越えたときアーム短
絡と判断するもの、および第１図に示される各
GTO素子の端子電圧を検出し、同一アームに接
続されたGTO素子の端子電圧が同時に零となつ
た場合にアーム短絡と判断する方式等が知られて
いる。
は、第１図の符号a1，a2，a3で示される部分にア
ーム電流を検出するDCCT（直流変流器）を設け、
その検出値が所定の設定値を越えたときアーム短
絡と判断するもの、および第１図に示される各
GTO素子の端子電圧を検出し、同一アームに接
続されたGTO素子の端子電圧が同時に零となつ
た場合にアーム短絡と判断する方式等が知られて
いる。
まず、前者の方式について、第１Ａ図および第
１Ｂ図を参照して詳細に説明する。
１Ｂ図を参照して詳細に説明する。
いま、或る時刻ｔ＝t0において、GTO３１は
オフ、GTO３２はオンしているものとすると、
負荷電流ILは帰還ダイオード４２、限流リアクト
ル５２を通つて還流している。このときのアーム
の電流、GTO３１を流れる電流、GTO３１の端
子電圧、GTO３２の端子電圧およびダイオード
４２を流れる電流の各波形は、それぞれ第１Ｂ図
イ，ロ，ハ，ニおよびホの如く表わされる。ここ
で、第１Ｂ図に示されるｔ＝t1の時点でGTO３
２をオフとし、ｔ＝t2でGTO３１をオンにする
と、このときダイオード４２は導通状態にあるの
で、１時的に上、下アームが短絡された状態とな
る。電源から流入する短絡電流は、限流リアクト
リ５１，５２によつて決まる上昇率（di／dt）で
上昇し、これが負荷電流ILと等しくなる時点ｔ＝
t3で帰還ダイオード４２がオフとなる。これによ
り、電源１、限流リアクトル５１、GTO３１、
スナバコンデンサ８２、スナバダイオード１０２
および限流リアクトル５２の経路でスナバコンデ
ンサ８２が充電される。したがつて、点a1を流れ
るアームの電流は、第１Ｂ図イに示される如く、
負荷電流ILとスナバ充電々流とが加わつたものと
なるが、このスナバ充電々流は負荷電流と同等も
しくはそれ以上の大きさに達する。このため、a1
点を流れる電流によつてアーム短絡を検知するに
は、検出レベルをこれ以上の値にする必要があ
り、実際にアーム短絡を検出するのに時間遅れが
生じてしまうという欠点がある。また、充電々流
を小さくするために限流リアクトルを大きくする
と、エネルギー吸収回路の損失が大きくなつて実
用的でなくなるという難点がある。さらに、上述
の如き方式では、検出器として高価なDCCRが３
個必要となり、経済的にも問題がある。
オフ、GTO３２はオンしているものとすると、
負荷電流ILは帰還ダイオード４２、限流リアクト
ル５２を通つて還流している。このときのアーム
の電流、GTO３１を流れる電流、GTO３１の端
子電圧、GTO３２の端子電圧およびダイオード
４２を流れる電流の各波形は、それぞれ第１Ｂ図
イ，ロ，ハ，ニおよびホの如く表わされる。ここ
で、第１Ｂ図に示されるｔ＝t1の時点でGTO３
２をオフとし、ｔ＝t2でGTO３１をオンにする
と、このときダイオード４２は導通状態にあるの
で、１時的に上、下アームが短絡された状態とな
る。電源から流入する短絡電流は、限流リアクト
リ５１，５２によつて決まる上昇率（di／dt）で
上昇し、これが負荷電流ILと等しくなる時点ｔ＝
t3で帰還ダイオード４２がオフとなる。これによ
り、電源１、限流リアクトル５１、GTO３１、
スナバコンデンサ８２、スナバダイオード１０２
および限流リアクトル５２の経路でスナバコンデ
ンサ８２が充電される。したがつて、点a1を流れ
るアームの電流は、第１Ｂ図イに示される如く、
負荷電流ILとスナバ充電々流とが加わつたものと
なるが、このスナバ充電々流は負荷電流と同等も
しくはそれ以上の大きさに達する。このため、a1
点を流れる電流によつてアーム短絡を検知するに
は、検出レベルをこれ以上の値にする必要があ
り、実際にアーム短絡を検出するのに時間遅れが
生じてしまうという欠点がある。また、充電々流
を小さくするために限流リアクトルを大きくする
と、エネルギー吸収回路の損失が大きくなつて実
用的でなくなるという難点がある。さらに、上述
の如き方式では、検出器として高価なDCCRが３
個必要となり、経済的にも問題がある。
次に、後者の方式について説明する。
この方式は、GTOサイリスタの端子電圧が、
それがオンのときは略零となり、したがつて、ア
ーム短絡時には１つのアームの接続された上、下
のGTO３１，３２の端子電圧が同時に零となる
ことから、アーム短絡を検出するものである。し
たがつて、GTO３１，３２の端子電圧がそれぞ
れ第１Ｂ図ヘ，トの如く表わされるものとする
と、これら２つの信号の論理和（オア）を表わす
第１Ｂ図チの如き信号によつてアーム短絡を検出
することができる。しかしながら、この方式によ
れば、上述の如きスナバコンデンサの充電時、す
なわち、第１Ｂ図の時刻t2からt3′の間にも同図チ
で示される信号零となる期間が生じてしまい、か
かる疑似的な短絡と本当のアーム短絡との区別が
できなくなるという欠点を有している。また、こ
の方式では、GTO素子のそれぞれに検出回路を
設けなければならないため、高価となるばかりで
なく、回路構成が複雑となつて信頼性の面で問題
が生じるという難点がある。
それがオンのときは略零となり、したがつて、ア
ーム短絡時には１つのアームの接続された上、下
のGTO３１，３２の端子電圧が同時に零となる
ことから、アーム短絡を検出するものである。し
たがつて、GTO３１，３２の端子電圧がそれぞ
れ第１Ｂ図ヘ，トの如く表わされるものとする
と、これら２つの信号の論理和（オア）を表わす
第１Ｂ図チの如き信号によつてアーム短絡を検出
することができる。しかしながら、この方式によ
れば、上述の如きスナバコンデンサの充電時、す
なわち、第１Ｂ図の時刻t2からt3′の間にも同図チ
で示される信号零となる期間が生じてしまい、か
かる疑似的な短絡と本当のアーム短絡との区別が
できなくなるという欠点を有している。また、こ
の方式では、GTO素子のそれぞれに検出回路を
設けなければならないため、高価となるばかりで
なく、回路構成が複雑となつて信頼性の面で問題
が生じるという難点がある。
〔発明の目的〕
この発明は上記に鑑みなされたもので、インバ
ータのアーム短絡を簡単かつ安価に、しかも迅
速、確実に検出しうる検出回路を提供することを
目的とするものである。
ータのアーム短絡を簡単かつ安価に、しかも迅
速、確実に検出しうる検出回路を提供することを
目的とするものである。
インバータ回路の各相（アーム）を限流リアク
トル、上アームGTO、下アームGTOおよび限流
リアクトルの順で接続して構成する、すなわち、
少なくとも上側GTOと下側GTOとを直通接続す
れば、上アームGTOのアノードと下アームGTO
のカソードとの間の電圧は、アーム短絡時には略
零となることに着目してその検出を行なうように
したもので、さらに、或るアームのGTOを点弧
した後の所定期間はそのアームの短絡を検出しな
い、つまり検出不感帯を設けることにより、上述
のスナバコンデンサ充電時の如き疑似のアーム短
絡を検出しないようにしたものである。
トル、上アームGTO、下アームGTOおよび限流
リアクトルの順で接続して構成する、すなわち、
少なくとも上側GTOと下側GTOとを直通接続す
れば、上アームGTOのアノードと下アームGTO
のカソードとの間の電圧は、アーム短絡時には略
零となることに着目してその検出を行なうように
したもので、さらに、或るアームのGTOを点弧
した後の所定期間はそのアームの短絡を検出しな
い、つまり検出不感帯を設けることにより、上述
のスナバコンデンサ充電時の如き疑似のアーム短
絡を検出しないようにしたものである。
第２図はこの発明の実施例を示す回路図、第２
Ａ図はその動作を説明するための各部波形図であ
る。第２図からも明らかなように、この実施例
は、第１Ａ図に示される回路に電圧監視回路２１
と、論理回路２２とを設けた点が特徴である。な
お、２３は分圧抵抗である。電圧監視回路２１
は、フオトカプラ２１１および分流回路２１２等
から構成され、GTO３１のアノードとGTO３２
のカソード間の電圧を分圧抵抗２３および分流回
路２１２を介して検出する。なお、フオトカプラ
２１１からは、GTO３１，３２が正常に動作し
ている限りはローレベルの信号が、また、アーム
短絡が生じたときはハイレベルの信号が得られ
る。一方、論理回路２２は、モノステーブルマル
チバイブレータ（以下、単にモノステともいう。）
２２１、オアゲート２２２およびアンドゲート２
２３等から構成され、アンドゲート２２３には監
視回路２１からの出力と、モノステ２２１からの
出力とが入力される一方、オアゲート２２２の入
力側にはGTO３１，３２の点弧信号、すなわち
ゲートオン信号が入力されている。モノステ２２
１は、例えば、その入力信号の立ち上がりで動作
してその出力を所定時間だけローレベルとするこ
とにより、アンドゲート２２３をして監視回路２
１からの出力を阻止する。
Ａ図はその動作を説明するための各部波形図であ
る。第２図からも明らかなように、この実施例
は、第１Ａ図に示される回路に電圧監視回路２１
と、論理回路２２とを設けた点が特徴である。な
お、２３は分圧抵抗である。電圧監視回路２１
は、フオトカプラ２１１および分流回路２１２等
から構成され、GTO３１のアノードとGTO３２
のカソード間の電圧を分圧抵抗２３および分流回
路２１２を介して検出する。なお、フオトカプラ
２１１からは、GTO３１，３２が正常に動作し
ている限りはローレベルの信号が、また、アーム
短絡が生じたときはハイレベルの信号が得られ
る。一方、論理回路２２は、モノステーブルマル
チバイブレータ（以下、単にモノステともいう。）
２２１、オアゲート２２２およびアンドゲート２
２３等から構成され、アンドゲート２２３には監
視回路２１からの出力と、モノステ２２１からの
出力とが入力される一方、オアゲート２２２の入
力側にはGTO３１，３２の点弧信号、すなわち
ゲートオン信号が入力されている。モノステ２２
１は、例えば、その入力信号の立ち上がりで動作
してその出力を所定時間だけローレベルとするこ
とにより、アンドゲート２２３をして監視回路２
１からの出力を阻止する。
このような構成において、主回路が第１Ａまた
は１Ｂ図と同様に動作するものとすると、各部の
動作波形は第２Ａ図の如く、イ〜ホ迄は全く同様
に表わすことができる。そして、この場合も、時
刻t2からt3′間に生じる上述の如き擬似のアーム短
絡によつて監視回路２１が動作して、同図ヘの如
き出力が得られるが、このは間は同図ヌの如くモ
ノステ２２１から出力が得られないのでアンドゲ
ート２２３は成立せず、したがつて、論理回路２
２からは同図ルの如く何らの出力も得られないの
で、アーム短絡が検出されることはない。なお、
同図トはGTO３１の点弧信号（ゲートオン信
号）、チはGTO３２のゲートオン信号、リはこれ
らゲートオン信号の論理和（オア）信号、すなわ
ち、第２図のオアゲート２２２の出力波形であ
る。一方、この状態、すなわち、同図チの如く
GTO３２にゲートオン信号が与えられていると
きに、同図トの如くGTO３１にゲートオン信号
が与えられると、モノステ２２１では信号の立ち
上がりが検出されないため動作せず、したがつ
て、この場合は、同図ルの示される如く瞬時にア
ーム短絡が検出されることになる。つまり、モノ
ステ２２１は、各アームのGTOのいずれか一方
にゲートオン信号が与えられてから所定の時間は
監視回路２１の出力を無視するための不感時間帯
を作るが、その経過後に他方のGTOに対してゲ
ートオン信号が与えられたときは監視回路２１の
出力を瞬時に有効として、アーム短絡を検出す
る。なお、このモノステ２２１による不感時間帯
は、次のようにして決められる。
は１Ｂ図と同様に動作するものとすると、各部の
動作波形は第２Ａ図の如く、イ〜ホ迄は全く同様
に表わすことができる。そして、この場合も、時
刻t2からt3′間に生じる上述の如き擬似のアーム短
絡によつて監視回路２１が動作して、同図ヘの如
き出力が得られるが、このは間は同図ヌの如くモ
ノステ２２１から出力が得られないのでアンドゲ
ート２２３は成立せず、したがつて、論理回路２
２からは同図ルの如く何らの出力も得られないの
で、アーム短絡が検出されることはない。なお、
同図トはGTO３１の点弧信号（ゲートオン信
号）、チはGTO３２のゲートオン信号、リはこれ
らゲートオン信号の論理和（オア）信号、すなわ
ち、第２図のオアゲート２２２の出力波形であ
る。一方、この状態、すなわち、同図チの如く
GTO３２にゲートオン信号が与えられていると
きに、同図トの如くGTO３１にゲートオン信号
が与えられると、モノステ２２１では信号の立ち
上がりが検出されないため動作せず、したがつ
て、この場合は、同図ルの示される如く瞬時にア
ーム短絡が検出されることになる。つまり、モノ
ステ２２１は、各アームのGTOのいずれか一方
にゲートオン信号が与えられてから所定の時間は
監視回路２１の出力を無視するための不感時間帯
を作るが、その経過後に他方のGTOに対してゲ
ートオン信号が与えられたときは監視回路２１の
出力を瞬時に有効として、アーム短絡を検出す
る。なお、このモノステ２２１による不感時間帯
は、次のようにして決められる。
すなわち、例えば、GTO３１がオンしてから
帰還ダイオード４２がオフする迄の時間をT1、
スナバコンデンサ８２の充電々圧が電圧監視回路
２１の検出レベルに達する迄の時間をT2′とする
と、監視回路２１が電圧零を検出している期間
T3は、 T3＝T1＋T2′ の如く表わされるが、T1は負荷電流の関数であ
つて、負荷電流が最大のときT1（T3）が最大とな
るので、そのときのT3をT3′とすると、上記モノ
ステ２２１の不感時間帯TMは、 TM＞T3′ の如く決められることになる。また、上記T1は、 T1＝2LIL／Ed の如く表わされる。なお、上式において、Ｌは限
流リアクトルのインダクタンス、ILは負荷電流、
Edは電源電圧である。さらに、スナバコンデン
サの容量をCsとすると、その充電時間T2は、 の如く表わされ、負荷にかゝわらず一定の直とな
る。
帰還ダイオード４２がオフする迄の時間をT1、
スナバコンデンサ８２の充電々圧が電圧監視回路
２１の検出レベルに達する迄の時間をT2′とする
と、監視回路２１が電圧零を検出している期間
T3は、 T3＝T1＋T2′ の如く表わされるが、T1は負荷電流の関数であ
つて、負荷電流が最大のときT1（T3）が最大とな
るので、そのときのT3をT3′とすると、上記モノ
ステ２２１の不感時間帯TMは、 TM＞T3′ の如く決められることになる。また、上記T1は、 T1＝2LIL／Ed の如く表わされる。なお、上式において、Ｌは限
流リアクトルのインダクタンス、ILは負荷電流、
Edは電源電圧である。さらに、スナバコンデン
サの容量をCsとすると、その充電時間T2は、 の如く表わされ、負荷にかゝわらず一定の直とな
る。
なお、以上では可制御弁としてGTOサイリス
タを用いた例を示したが、この発明はこれらに限
らず、一般的なインバータ回路のアーム短絡検出
回路として広く適用しうるものである。
タを用いた例を示したが、この発明はこれらに限
らず、一般的なインバータ回路のアーム短絡検出
回路として広く適用しうるものである。
この発明によれば、インバータ回路の各アーム
を、少なくとも２つのGTOが互いに直通接続と
なるように構成してその間の電圧を検出するよう
にしているので、検出回路の構成が簡単かつ安価
となる利点を有するものである。また、各アーム
のいずれか一方のGTOにゲートオン信号が与え
られてから所定の時間は不感として擬似のアーム
短絡を検出しないようにしているので、検出が正
確となり、信頼性が向上する利点をもたらすもの
である。
を、少なくとも２つのGTOが互いに直通接続と
なるように構成してその間の電圧を検出するよう
にしているので、検出回路の構成が簡単かつ安価
となる利点を有するものである。また、各アーム
のいずれか一方のGTOにゲートオン信号が与え
られてから所定の時間は不感として擬似のアーム
短絡を検出しないようにしているので、検出が正
確となり、信頼性が向上する利点をもたらすもの
である。
第１図はGTOサイリスタを使用した３相イン
バータ主回路の一般的な例を示す回路図、第１Ａ
図は第１図に示されるインバータの１相分を示す
詳細回路図、第１Ｂ図は第１図または第１Ａ図の
動作を説明するための各部波形図、第２図はこの
発明の実施例を示す回路図、第２Ａ図はその動作
を説明するための各部波形図である。 符号説明、１……電源、２……モータ、２１…
…電圧監視回路、２２……論理回路、２３……分
圧抵抗、３１〜３６……GTOサイリスタ、４１
〜４６……帰還ダイオード、５１〜５６……限流
ダイオード、６１〜６６……還流ダイオード、７
１〜７６……抵抗、８１，８２……スナバコンデ
ンサ、９１，９２……スナバ抵抗、１０１，１０
２……スナバダイオード、２１１……フオトカプ
ラ、２１２……分流回路、２２１……モノステー
ブルマルチバイブレータ、２２２……オアゲー
ト、２２３……アンドゲート。
バータ主回路の一般的な例を示す回路図、第１Ａ
図は第１図に示されるインバータの１相分を示す
詳細回路図、第１Ｂ図は第１図または第１Ａ図の
動作を説明するための各部波形図、第２図はこの
発明の実施例を示す回路図、第２Ａ図はその動作
を説明するための各部波形図である。 符号説明、１……電源、２……モータ、２１…
…電圧監視回路、２２……論理回路、２３……分
圧抵抗、３１〜３６……GTOサイリスタ、４１
〜４６……帰還ダイオード、５１〜５６……限流
ダイオード、６１〜６６……還流ダイオード、７
１〜７６……抵抗、８１，８２……スナバコンデ
ンサ、９１，９２……スナバ抵抗、１０１，１０
２……スナバダイオード、２１１……フオトカプ
ラ、２１２……分流回路、２２１……モノステー
ブルマルチバイブレータ、２２２……オアゲー
ト、２２３……アンドゲート。
Claims (1)
- 【特許請求の範囲】 １ 直流電源の正極から限流リアクトル、上アー
ム可制御弁、下アーム可制御弁、限流リアクト
ル、を経て直流電源の負極に至る回路を各相毎に
備えたインバータ回路において、 前記上アーム可制御弁のアノードと下アーム可
制御弁のカソードとの間の電圧を監視して、それ
が或る規定値以下になつたとき出力を発生する電
圧監視回路と、 前記上アーム可制御弁に与えられる点弧信号と
下アーム可制御弁に与えられる点弧信号の何れか
一方が入力された場合には、その後、ある一定期
間は、前記電圧監視回路から出力が発生してもそ
れを阻止し、前記上アーム可制御弁に与えられる
点弧信号と下アーム可制御弁に与えられる点弧信
号の何れか一方が既に入力された状態のもとで、
他方の可制御弁に与えられる点弧信号が入力され
た状態のもとでは、前記電圧監視回路から出力が
発生すると、それを阻止することなく、直ちにア
ーム短絡検出信号として出力する論理回路と、を
具備したことを特徴とするインバータのアーム短
絡検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179375A JPS6074975A (ja) | 1983-09-29 | 1983-09-29 | インバ−タのア−ム短絡検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179375A JPS6074975A (ja) | 1983-09-29 | 1983-09-29 | インバ−タのア−ム短絡検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074975A JPS6074975A (ja) | 1985-04-27 |
| JPH0519390B2 true JPH0519390B2 (ja) | 1993-03-16 |
Family
ID=16064752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58179375A Granted JPS6074975A (ja) | 1983-09-29 | 1983-09-29 | インバ−タのア−ム短絡検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074975A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5811993U (ja) * | 1981-07-15 | 1983-01-25 | 株式会社日立製作所 | Ｇｔｏインバ−タのア−ム短絡検出方式 |
| JPS5883993U (ja) * | 1981-12-02 | 1983-06-07 | 株式会社日立製作所 | Ｇｔｏインバ−タ装置の相短絡保護装置 |
-
1983
- 1983-09-29 JP JP58179375A patent/JPS6074975A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6074975A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819157A (en) | Overcurrent protection circuit for inverter device including majority circuit for turn-off of majority of conducting transistors | |
| US4641231A (en) | Apparatus and method for failure testing of a control turn-off semiconductor | |
| US4384248A (en) | Method and apparatus for detecting shortcircuit in arm of GTO inverter | |
| JPH0410316B2 (ja) | ||
| US5179510A (en) | Power converting apparatus capable of suppressing a fault current | |
| US4234917A (en) | Commutation failure detection and restoration for SCR frequency converters | |
| US5057987A (en) | Fault detection and protection strategy for a pair of complementary GTO thyristors | |
| JPH10164854A (ja) | 電力変換器 | |
| JPH10337046A (ja) | 電力変換装置 | |
| JP3237719B2 (ja) | 電力回生制御装置 | |
| US4540895A (en) | Device having thyristors connected in series | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| JPS6074975A (ja) | インバ−タのア−ム短絡検出回路 | |
| JP3095289B2 (ja) | 静電誘導形自己消弧素子の保護回路 | |
| JP2998213B2 (ja) | 電源装置の運転方法 | |
| JPH06319267A (ja) | インバータ駆動用直流過電流検出装置 | |
| JPS6318291B2 (ja) | ||
| JPS6327950B2 (ja) | ||
| JPH0729750Y2 (ja) | Ｇｔｏインバ−タ | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| JPS6038951B2 (ja) | Ｇｔｏインバ−タのア−ム短絡検出方法 | |
| JPH0145837B2 (ja) | ||
| JPH0847242A (ja) | 電圧形自励式変換器の事故検出回路 | |
| JPH02114821A (ja) | スナバエネルギ回生回路の保護方法 | |
| JPH0312069Y2 (ja) |