JPH0519432B2

JPH0519432B2 -

Info

Publication number: JPH0519432B2
Application number: JP62091698A
Authority: JP
Inventors: Kenkichi Nakajima; Kinji Koyanagi; Yasutomo Arai; Naoji Ishihara; Yasutoshi Kobayashi; Misao Yasujima; Toshio Oda; Masao Kanda; Hitoshi Morita; Sadayuki Takahashi; Tojiro Kanai; Reiji Fujita; Tadashi O Rotsuhongi
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-04-14
Filing date: 1987-04-14
Publication date: 1993-03-16
Also published as: JPS63132683A

Description

【発明の詳細な説明】本発明は、特定入賞口への入賞によつて可動片
が作動し、この間に継続入賞口にパチンコ球が飛
入したとき、所定時間内の入賞装置の入賞確率を
増大させる状態を維持し始め、該入賞装置の入賞
確率増大状態中に継続入賞口にパチンコ球が再び
飛入したとき、再度、最初から入賞確率の増大状
態を開始させるようにしたパチンコ機に関するも
のである。

従来、パチンコ機には入賞球により入賞装置の
入賞確率を増大させるものがある。このパチンコ
機の一例としては、特開昭60−34480号公報に開
示されているパチンコ機がある。このパチンコ機
は、入賞確率が増大されている特別遊技中に継続
検出器が入賞検出すると、特別遊技が終了して次
の特別遊技に移行させるようにしている。

しかしながら、遊技性を向上させるためには、
さらに改良を要するものである。

そこで、本発明は、特定入賞口への入賞によつ
て可動片が作動し、この間に継続入賞口にパチン
コ球が飛入して所定時間内で入賞装置の入賞確率
増大状態が維持されている間に、さらに、前記継
続入賞口にパチンコ球が飛入したときには、再
び、最初から入賞確率の増大状態が所定時間内維
持されることを特徴とすることにより、遊技者の
遊技意欲を減退させることがないパチンコ機を提
供することを目的とする。

上記の特徴から特定入賞口への入賞により可動
片を開閉動作させて継続入賞口に入賞し易くさ
せ、この間に継続入賞口に入賞すると、再度、最
初から可動片が開閉動作を行なうことによつて入
賞確率の増大状態が維持されるので遊技性が向上
する。

以下、本発明の一実施例について説明する。

第１図において、１は本発明に係る入賞装置
で、この入賞装置１の中央には、枢軸１ａ，１ｂ
を起点として、パチンコ球を拾う方向に開成する
可動片としての案内羽根１ｃ，１ｄが設けられて
いる。すなわち、案内羽根１ｃは、最大限水平に
なるまで反時計方向に回動し、案内羽根１ｄは最
大限水平になるまで時計方向に回動する。これに
より案内羽根１ｃ，１ｄは入賞装置１に対して開
閉自在に設けられる。この案内羽根１ｃ，１ｄ
は、第２図に示すようにソレノイド２ａ，２ｂの
一部を構成するロツド２ｃ，２ｄと連係されてい
る。案内羽根１ｃ，１ｄは、このソレノイド２
ａ，２ｂが駆動されることによつて、開成される
ものである。これによりソレノイド２ａ，２ｂ
は、案内羽根１ｃ，１ｄを入賞装置１に対して開
成したときにパチンコ球を継続入賞口（後述）４
に入賞し易くするための第１状態を創出すること
ができる。入賞装置１の下部には、仕切り板３，
３が立設され、この仕切り板３，３の間は継続入
賞口４とされており、この継続入賞口４には、後
述する第２の入賞確率増大状態である18回動作を
行なわせるために継続入賞検出器としての18回動
作入賞球スイツチ５が設けられている。この他に
も、他の二つの特定入賞口（図示略）が設けられ
ていて、この他の一の特定入賞口には、第３図に
示すように、後述する第１の入賞確率増大状態で
ある１回動作を行なわせるための特定入賞検出器
としての１回動作入賞球スイツチ６が設けられ、
この他の二の特定入賞口には、第３図に示すよう
に、後述する第１の入賞確率増大状態である２回
動作を行なわせるために特定入賞検出器としての
２回動作入賞球スイツチ７が設けられている。入
賞装置１の前面には、発光ダイオード８ａ〜８ｇ
が配置されている。

第３図は、ソレノイド２ａ，２ｂの制御回路を
示すもので、９はフリツプフロツプ回路、１０は
８ビツトバイナリカウンタ回路、１１はシユミツ
ト回路、１２は遅延回路、１３はリセツト解除制
御回路、１４はシフトレジスタ、１５はリセツト
タイミング回路、１６はクロツク発振回路、１７
は発光ダイオード点滅回路、１８は効果音発生回
路であり、そして、フリツプフロツプ回路９、８
ビツトバイナリカウンタ回路１０、シユミツト回
路１１、遅延回路１２、シフトレジスタ１４、リ
セツトタイミング回路１５、クロツク発振回路１
６、等で入賞確率増大回路を概略構成している。

入賞確率増大回路は他の回路構成を加えた第１
入賞行使装置および第２入賞行使装置を含み、こ
れらは機能的にそれぞれについて重複した回路構
成となつている。まず、第１入賞行使装置は少な
くともフリツプフロツプ回路９、オフ回路１９，
２０、遅延回路１２、リセツト解除制御回路１
３、８ビツトバイナリカウンタ回路１０の構成と
なつている。

第２入賞行使装置は、少なくともシユミツト回
路１１、フリツプフロツプ回路９、オア回路１
９，２０、遅延回路１２、リセツト解除制御回路
１３、８ビツトバイナリカウンタ回路１０、シフ
トレジスタ１４、インバータ素子２２の構成とな
つている。

第１入賞行使装置は、ソレノイド２ａ，２ｂを
各特定入賞口への入賞に応じて予め定められた複
数種の単位開閉時間のいずれかの時間内に第１状
態を創出動作させ、継続入賞口４への入賞に基い
て第１状態よりも継続入賞口４に入賞し易い第２
状態を創出動作させるためのものである。

また第２入賞行使装置は、第１状態及び第２状
態の創出中に、上記特定入賞口のいずれかに入賞
したときに該特定入賞口への入賞に基くソレノイ
ド２ａ，２ｂの第１状態の創出動作を無効にする
ためのものである。なお単位開閉時間とは、案内
羽根１ｃ，１ｄがソレノイド２ａ，２ｂによつて
一回当たりに第１状態を創出する時間である。

さらに、遊技振分制御装置は、概ね、８ビツト
バイナリカウンタ回路１０とリセツトタイミング
回路１５とから構成されている。

特定入賞制御装置は、シユミツト回路１１、遅
延回路１２、リセツト解除制御回路１３、そし
て、リセツトタイミング回路としてアンド回路３
８、ナンド回路３９、ノア回路４０，４４、イン
バータ素子４１、ノア回路４２の構成となつてい
る。

継続入賞制御装置は、シユミツト回路１１、遅
延回路１２、リセツト解除制御回路１３、オア回
路１９、フリツプフロツプ回路９、さらにリセツ
トタイミング回路としてアンド回路４３の構成と
なつている。

以下、これらの各回路の構成及び機能を説明す
る。

フリツプフロツプ回路９は、セツト端子S₀，
S₁，S₂，S₃と、出力端子Q₀，Q₁，Q₂，Q₃と、リ
セツト端子R₀，R₁，R₂，R₃と、接地端子E₀と、
を有しており、ここでは、セツト端子S₃、リセツ
ト端子R₃、出力端子Q₃は使用していない。電源
電圧V_DDは、抵抗群を介して、セツト端子S₀，
S₁、及びシユミツト回路１１に接続されている。
電源電圧V_DDは、高電位側とされ、各スイツチ
６，７，５が、第３図に示すように開成状態にあ
るときには、セツト端子S₀，S₁，S₂はＨ入力され
ている。セツト端子S₀は、スイツチ６が閉成する
と、ＨからＬとなるようにされ、セツト端子S₁
は、スイツチ７が閉成するとＨからＬとなるよう
にされ、セツト端子S₂は、スイツチ５が閉成する
とＨからＬとなるようにされている。各出力端子
Q₀〜Q₂は、各セツト端子S₀〜S₂がＨのとき、Ｌ
出力とされ、各セツト端子S₀〜S₂がＬのとき、Ｈ
出力とされている。１９，２０はオア回路であ
る。オア回路１９は、フリツプフロツプ９の出力
端子Q₀〜Q₂の少くとも１つがＨのときＨ出力さ
れるもので、オア回路２０は出力端子Q₁，Q₂の
いずれか１つがＨのときＨ出力するものであり、
これらのオア回路１９，２０は、リセツトタイミ
ング回路１５の各構成要素の出力を禁止する機能
を有している。シユミツト回路１１は、オアゲー
ト２１を有しており、第１入賞行使装置および第
２入賞行使装置を制御するリセツト解除制御回路
１３はナンドゲートから構成され、ナンドゲート
１３の一入力端子には、シユミツト回路１１の出
力が入力され、ナンドゲート１３の他の入力端子
には、遅延回路１２を介してオア回路１９の出力
が入力されている。遅延回路１２は、抵抗コンデ
ンサ群から構成されており、この遅延回路１２の
機能は、８ビツトバイナリカウンタ回路１０の構
成と共に説明する。

８ビツトバイナリカウンタ回路１０は、リセツ
ト端子Ra，Rbと、出力端子Q_0a〜Q_3a，Q_0b〜Q_3b
と、入力端子E_a，E_bとを有している。入力端子
E_aは、第４図に示すようなクロツク信号を発生
するクロツク発生回路１６に接続されていて、各
出力端子Q_0a〜Q_3aは第４図に示すような矩形信
号を発生するようにされている。

出力端子Q_0aは、クロツク信号の周期の２倍の
周期を有し、第１番目のクロツク信号が入力され
たときに出力する機能を有し、出力端子Q_1aは、
クロツク信号の周期の４倍の周期を有し、第２番
目のクロツク信号が入力されたときに出力する機
能を有し、出力端子Q_2aは、クロツク信号の周期
の８倍の周期を有し、第４番目のクロツク信号が
入力されたときに出力する機能を有し、出力端子
Q_3aは、クロツク信号の周期の16倍の周期を有
し、第８番目のクロツク信号が入力されたときに
出力する機能を有するものである。

出力端子Q_3aの出力は、入力端子E_bに入力され
ており、出力端子Q_0bは、第５図に示すように出
力端子Q_3aからの矩形信号の２倍の周期を有して
おり、出力端子Q_3aからの矩形信号の第１番目の
出力信号によつて出力する機能を有し、出力端子
Q_1bは、ここでは使用されておらず、出力端子
Q_2bは、出力端子Q_3aからの矩形信号の８倍の周
期を有しており、出力端子Q_3aからの矩形信号の
第４番目の出力信号が入力されたときに出力する
機能を有し、出力端子Q_3bは、出力端子Q_3aから
の矩形信号の16倍の周期を有しており、出力端子
Q_3aからの矩形信号の第８番目の出力信号が入力
されたときに出力する機能を有し、出力端子Q_3b
の出力は、インバータ素子２２を介してシフトレ
ジスタ１４の入力端子CPに入力されている。

シフトレジスタ１４は、前記入力端子CP、リ
セツト端子Ｒ、電源電位端子Ｄ、出力端子Q₀，
Q₁，Q₂を有しており、リセツト端子Ｒには、ナ
ンドゲート１３からの出力が入力され、電源電位
端子Ｄは電源V_DDと接続されている。

シフトレジスタ１４の出力端子Q₀は、第５図
に示すように、出力端子Q_3aからの矩形信号の32
倍の周期を有しており、出力端子Q_3aからの第16
番目の矩形信号が入力されたときに出力する機能
を有するものであるがここでは使用されておら
ず、出力端子Q₁は、出力端子Q_3aからの矩形信号
の64倍の周期を有しており、出力端子Q_3aからの
第32番目の矩形信号が入力されたときに出力する
機能を有し、出力端子Q₂はここでは使用されて
いない。

８ビツトバイナリカウンタ回路１０のリセツト
端子R_aは、遅延回路１２に接続されており、オ
ア回路１９からの出力は、ここでは0.5秒遅れて
リセツト端子Raに入力されるようになつている。
このリセツト端子Raは、その入力がＬのとき出
力端子Q_0aからの出力を解放するものであり、そ
の入力がＨのときにQ_0aの出力を禁止するもので
ある。

前記８ビツトバイナリカウンタ１０のリセツト
端子Rbには、ナンドゲート１３の出力が入力さ
れており、リセツト端子R_bの入力がＨのときに、
出力端子Q_0bからの出力は禁止され、リセツト端
子Rbの入力がＬのときに出力端子Q_0bからの出力
は解放されるものである。そして、リセツト端子
Rbの入力は、リセツト端子Raの入力がＨとなる
と同時にＬとなるようにされている。

発光ダイオード点滅回路１７は、２個のシフト
レジスタ２３，２４と、オア回路群２５と、発光
ダイオード駆動回路２６と、発光ダイオード群２
７とから概略構成されている。

シフトレジスタ２３は、入力端子Ｄ，CPとリ
セツト端子Ｒと出力端子Q₀〜Q₃とを有しており、
シフトレジスタ２３のリセツト端子Ｒには、フリ
ツプフロツプ回路９の出力端子Q₂からの出力が
入力されており、入力端子CPには、８ビツトバ
イナリカウンタ回路１０の出力端子Q_0aからの出
力が入力されている。

シフトレジスタ２３の出力端子Q₀〜Q₃からの
出力は、ノア回路２８を介してシフトレジスタ２
３の入力端子Ｄに帰還され、出力端子Q₀からの
出力はオア回路２９とオア回路３５とに入力さ
れ、出力端子Q₁からの出力はオア回路３０とオ
ア回路３４とに入力され、出力端子Q₂からの出
力はオア回路３１とオア回路３３とに入力され、
出力端子Q₃からの出力はオア回路３２に入力さ
れている。

発光ダイオード駆動回路２６は、入力端子I₀〜
I₆と出力端子Q₀〜Q₆とを有しており、オア回路
２９は出力端子Q₀からの出力を制御するもので
あり、オア回路３０は出力端子Q₁からの出力を
制御するものであり、オア回路３１は出力端子
Q₂からの出力を制御するものであり、オア回路
３２は出力端子Q₃からの出力を制御するもので
あり、オア回路３３は出力端子Q₄からの出力を
制御するものであり、オア回路３４は出力端子
Q₅からの出力を制御するものであり、オア回路
３５は出力端子Q₆からの出力を制御するもので
あつて、発光ダイオード８ａ，８ｇはシフトレジ
スタ２３の出力端子Q₀からの出力により点滅制
御され、発光ダイオード８ｂ，８ｆはシフトレジ
スタ２３の出力端子Q₁からの出力により点滅制
御され、発光ダイオード８ｃ，８ｅはシフトレジ
スタ２３の出力端子Q₂からの出力により点滅制
御され、発光ダイオード８ｄはシフトレジスタ２
３の出力端子Q₃からの出力により点滅制御され、
発光ダイオード群２７は、第１図に示すように各
ダイオード列が上下から中央に向つて点滅状態が
実現されるようにされ、ノアゲート２８は、この
各ダイオード列が上下から中央に向つて点滅状態
が実現完了した後にこれをもう一度最初から繰返
させる機能を有している。

尚、シフトレジスタ２３のリセツト端子Ｒは、
その入力がＨのときに、シフトレジスタ２３の出
力端子Q₀〜Q₃からの出力を禁止する機能を有し
ており、発光ダイオード群２７は、フリツプフロ
ツプ回路９の出力端子Q₂からの出力がＨのとき
には、全て消灯される。

シフトレジスタ２４は、リセツト端子Ra，Rb
と、入力端子Ca，Cb，Dbと出力端子Q_0a〜Q_3a、
Q_0b〜Q_2bとを有している。

シフトレジスタ２４のリセツト端子Ra，Rbに
は後述するノアゲート３６の出力が入力されてお
り、このノアゲート３６には、フリツプフロツプ
回路９の出力端子Q₂からの出力が入力されてい
る。ノアゲート３６はこの出力端子Q₂からの出
力がＬのときに出力がＨとなり、シフトレジスタ
２４がリセツトされることになり、フリツプフロ
ツプ回路９の出力端子Q₂からの出力がＨのとき
に、ノアゲート３６の出力がＬとなり、シフトレ
ジスタ２４はリセツトが解除されるようになつて
いる。したがつて、シフトレジスタ２３がリセツ
ト解除状態にあるときには、シフトレジスタ２４
はリセツト状態とされ、シフトレジスタ２３がリ
セツト状態にあるときには、シフトレジスタ２４
はリセツト解除状態となるようにされている。

シフトレジスタ２４の入力端子Ca，Cbにはイ
ンバータ素子３７を介して、シユミツト回路１１
からの出力が入力されている。シフトレジスタ２
４の出力端子Q_0a〜Q_3b、Q_4b〜Q_6bは、順番にオ
ア回路２９〜３５にそれぞれ接続されており、出
力端子Q_3aからの出力は入力端子D_bに帰還され
て、出力端子Q_4b〜Q_6bはこの出力端子Q_3aからの
出力を受けて出力するようにされ、出力端子Q_6b
からの出力はシユミツト回路１１の一部を構成す
るオアゲート２１の他入力端子に入力されてい
る。

オアゲート２１は、シフトレジスタ２４の出力
端子Q_6bからの出力がＬであつて、かつ、オアゲ
ート２１の入力端子がＨのときに、出力がＨとな
り、シフトレジスタ２４の出力端子Q_6bの出力が
Ｌであつて、かつオアゲート２１の一入力端子が
Ｌのときに出力がＬとなり、シフトレジスタ２４
の出力端子Q_6bの出力がＨのときにはオアゲート
２１の一入力端子への入力がＬ或いはＨであるに
かかわらず出力がＨとなる。

オアゲート２１は、18回動作入賞球スイツチ５
が１回開閉成されると、出力がＨからＬとなつ
て、シフトレジスタ２４の出力端子Q_0aはＬから
Ｈとなる。これに伴なつて、発光ダイオード８ａ
が点灯されるようになつている。

18回動作入賞球スイツチ５が繰返し８回開閉さ
れると、この順番に発光ダイオード８ａ〜８ｇが
点灯されるようになつている。全ての発光ダイオ
ード８ａ〜８ｇが点灯されると、シフトレジスタ
２４の出力端子Q_6bからの出力がＨとなり、オア
ゲート２１の他入力端子の入力はＨとなるので、
18回動作入賞球スイツチ５が８回開閉した後は、
18回動作入賞球スイツチ５の開閉にかかわらず、
オアゲート２１の出力はＨとなつて、発光ダイオ
ード群２７の点灯はその後行なわれないようにさ
れている。

リセツトタイミング回路１５は、アンド回路３
８と、ナンド回路３９と、ノアゲート４０と、イ
ンバータ素子４１と、ノアゲート４２と、アンド
回路４３と、ノア回路４４とを有している。アン
ド回路３８には８ビツトバイナリカウンタ回路１
０の出力端子Q_1aと出力端子Q_3aとの出力が入力
されている。ナンド回路３９には、アンド回路３
８からの出力と８ビツトバイナリカウンタ回路１
０の出力端子Q_0bからの出力とが入力されてい
る。ノアゲート４０には、ナンド回路３９からの
出力とオア回路２０からの出力とが入力されてい
る。ノアゲート４２には、インバータ素子４１を
介して８ビツトバイナリカウンタ回路１０の出力
端子Q_2bからの出力とフリツプフロツプ回路９の
出力端子Q₂からの出力とが入力されている。ア
ンド回路４３には、８ビツトバイナリカウンタ回
路１０の出力端子Q_2bの出力とシフトレジスタ１
４の出力端子Q₁からの出力とが入力されており、
ノア回路４４には、ノアゲート４０と、ノアゲー
ト４２と、アンド回路４３との各出力と電源電圧
とが入力されている。ノア回路４４からの出力
は、フリツプフロツプ回路９の各リセツト端子
R₀，R₁，R₂に入力されており、ノア回路４４か
らの出力がＬのとき、フリツプフロツプ回路９の
各出力端子Q₀〜Q₂の出力は禁止され、ノア回路
４４の出力がＨのときフリツプフロツプ回路９の
各出力端子Q₀〜Q₂からの出力が解放されるよう
になつている。ノア回路４４は、ノアゲート４
０，４２、アンド回路４３、電源電圧がＬのとき
出力がＨとなり、フリツプフロツプ回路９はリセ
ツトが解除されている。

アンド回路３８とナンド回路３９とノアゲート
４０とは、ソレノイド２ａ，２ｂを１回動作させ
るリセツトタイミング回路とされており、インバ
ータ素子４１とノアゲート４２とは、ソレノイド
２ａ，２ｂを２回動作させるリセツトタイミング
回路とされており、アンド回路４３は、ソレノイ
ド２ａ，２ｂを18回動作させるリセツトタイミン
グ回路とされている。

ノアゲート４０は、フリツプフロツプ回路９の
出力端子Q₁，Q₂の出力がＨのとき、その出力は
常にＬとされており、ノアゲート４２は、フリツ
プフロツプ回路９の出力端子Q₂からの出力がＨ
のときに、その出力がＬとなるようにされてい
る。

ソレノイド２ａ，２ｂは、スイツチング回路４
５，４６に各々接続され、スイツチング回路４
５，４６はオアゲート４７，４８に各々接続さ
れ、オアゲート４７，４８は８ビツトバイナリカ
ウンタ回路１０の出力端子Q_0bに接続されてい
る。この８ビツトバイナリカウンタ回路１０の出
力端子Q_0bは、アンド回路４９に接続され、ノア
ゲート３６とアンド回路４９とは、効果音発生回
路１８を制御する機能を有しており、効果音発生
回路１８は、ここではソレノイド２ａ，２ｂが18
回動作中に効果音を発生するようにされている。
５０は、ソレノイド２ａ，２ｂが18回動作中であ
ることを表示する表示回路であり、ランプ５２と
アンド回路５３とから概略構成されている。

次に作用について説明する。

(i) １回動作入賞球スイツチ６、２回動作入賞球
スイツチ７、18回動作入賞球スイツチ５が全て
開成中であつて、フリツプフロツプ回路９のセ
ツト端子S₀，S₁，R₂の入力がＨ、オアゲート
２１の一入力端子の入力がＨ、他入力端子の入
力がＬのとき。

フリツプフロツプ回路９の出力端子Q₀〜Q₂
の出力はＬとなつており、オアゲート２１の出
力はＨであるので、ナンドゲート１３の一入力
端子にはＨが入力され、他入力端子にはＬが入
力されて、ナンドゲート１３からはＨが出力さ
れる。そのため、８ビツトバイナリカウンタ回
路１０のリセツト端子Raの入力はＬとされて
おり、８ビツトバイナリカウンタ回路のリセツ
ト端子Rbの入力はＨとされている。したがつ
て、８ビツトバイナリカウンタ回路１０のリセ
ツト端子Raのリセツトは解除されており、出
力端子Q_0aからの出力は解放されていて、クロ
ツク発振回路１６からクロツク信号は出力端子
Q_0aから出力され、発光ダイオード群２７は、
第１図に示すように各ダイオード列が上下から
中央に向つて点滅状態が繰返される。

一方、８ビツトバイナリカウンタ回路１０の
リセツト端子Rbはリセツトされており、出力
端子Q_0b〜Q_3bからの出力は禁止されていて、
ソレノイド２ａ，２ｂは駆動されない状態にあ
る。

(ii) １回動作入賞球スイツチ６が閉成され、オア
ゲート２１の他入力端子への入力がＬのとき。

１回動作入賞球スイツチ６が閉成されると、
フリツプフロツプ回路９のセツト端子S₀はＨか
らＬとされ、出力端子Q₀からの出力はＬから
Ｈとされる。その出力は、遅延回路１２を介し
て８ビツトバイナリカウンタ回路１０のリセツ
ト端子Raに入力されると共にナンドゲート１
３の他入力端子に入力される。一方、オアゲー
ト２１は、このときＨを出力しており、その出
力はナンドゲート１３の一入力端子に入力され
ていて、ナンドゲート１３からは、８ビツトバ
イナリカウンタ回路１０のリセツト端子Rbに
Ｌが入力される。尚、リセツト端子Rbの入力
は、リセツト端子Raの入力がＨとされると同
時にＬとされる。そのため、８ビツトバイナリ
カウンタ回路１０のリセツト端子Raは0.5秒間
リセツトされ、出力端子Q_0aからの出力は禁止
される。また、８ビツトバイナリカウンタ回路
１０のリセツト端子Rbは、リセツトが解除さ
れて、出力端子Q_0b〜Q_3bからは第５図に示す
ような矩形信号が出力される。

このため、ソレノイド２ａ，２ｂは駆動され
るが、アンド回路３８、ナンド回路３９、ノア
ゲート４０の１回動作リセツトタイミング回路
により、ナンド回路３９からＨが出力されたと
き、ノア回路４４からはＬが出力され、フリツ
プフロツプ回路９のリセツト端子R₀，R₁，R₂
はリセツトされる（第６図参照）。

したがつて、フリツプフロツプ回路９の出力
端子Q₀，Q₁，Q₂からの出力は禁止され、かつ、
スイツチ６，７の閉成すなわち各特定入賞口へ
の入賞に基くソレノイド２ａ，２ｂの１回また
は２回動作が無効にされることになり、ソレノ
イド２ａ，２ｂは第６図に示すように0.5秒間
だけ駆動される。また１回動作入賞球スイツチ
６の閉成後、フリツプフロツプ回路９のリセツ
ト端子R₀，R₁，R₂がノア回路４４からのＬに
よつてリセツトされる以前に、１回動作入賞球
スイツチ６が閉成されても、後の１回動作入賞
球スイツチ６の閉成はフリツプフロツプ回路９
をセツトできない。これによりフリツプフロツ
プ回路９の出力端子はＨを出力したままなの
で、後の特定入賞口への入賞に基くソレノイド
２ａ，２ｂの１回動作は無効になる。

(iii) ２回動作入賞球スイツチ７が閉成され、オア
ゲート２１の他入力端子への入力がＬのとき。

２回動作入賞球スイツチ７が閉成されると、
フリツプフロツプ回路９のセツト端子S₁はＨか
らＬとされ、出力端子Q₁からの出力はＬから
Ｈとされる。その出力は、前記(ii)の場合と同様
に遅延回路１２を介して８ビツトバイナリカウ
ンタ回路１０のリセツト端子Raに入力される
と共にナンドゲート１３の他入力端子に入力さ
れる。一方、オアゲート２１はこのときＨを出
力しており、その出力はナンドゲート１３の一
入力端子に入力されていて、ナンドゲート１３
からは、８ビツトバイナリカウンタ回路１０の
リセツト端子RbにＬが入力される。尚、この
ときも、リセツト端子Rbの入力は、リセツト
端子Raの入力がＨとされると同時にＬとされ
る。

そのため、８ビツトバイナリカウンタ回路１
０のリセツト端子Raは0.5秒間リセツトされ、
出力端子Q_0aからの出力は禁止される。また、
８ビツトバイナリカウンタ回路１０のリセツト
端子Rbは、リセツトが解除されて、出力端子
Q_0b〜Q_3bからは第５図に示すような矩形信号
が出力される。

このため、ソレノイド２ａ，２ｂは駆動され
るが、インバータ素子４１、ノアゲート４２の
２回動作リセツトタイミング回路により、ノア
ゲート４２からＨが出力されたとき、ノア回路
４４からはＬが出力され、フリツプフロツプ回
路９のリセツト端子R₀，R₁，R₂はリセツトさ
れる（第７図参照）。

したがつて、フリツプフロツプ回路９の出力
端子Q₀，Q₁，Q₂からの出力は禁止されること
になり、ソレノイド２ａ，２ｂは、第７図に示
すように0.8秒間ずつ２回だけ駆動される。こ
れにより第１入賞行使装置は、ソレノイド２
ａ，２ｂを各特定入賞口への入賞に応じ、0.5
秒間と、0.8秒間との２種類の単位開閉時間で
第１状態を創出できる。したがつて第１入賞行
使装置は複数種の単位開閉時間でソレノイド２
ａ，２ｂを駆動することにより、遊技変化を増
大させる。

なお上述したソレノイド２ａ，２ｂの２回動
作中には、２回動作入賞球スイツチ７の閉成に
よつて、オアゲート２０からノアゲート４０の
他入力端子にＨが入力されているので、ノアゲ
ート４０の出力は、一入力端子への入力に関わ
らずＬになつている。これにより一回動作入賞
球スイツチ６が閉成されても、ノア回路４４に
はＨを入力できないので、２回動作入賞球スイ
ツチ７の閉成によるソレノイド２ａ，２ｂの２
回動作中には、一回動作入賞球スイツチ６の閉
成によるソレノイド２ａ，２ｂの１回動作は無
効になる。

また２回動作入賞球スイツチ７の閉成後、フ
リツプフロツプ回路９のリセツト端子R₀，R₁，
R₂がノア回路４４からのＬによつてリセツト
される以前に２回動作入賞球スイツチ７が閉成
されても、後の２回動作入賞球スイツチ７の閉
成はフリツプフロツプ回路９をセツトできな
い。これによりフリツプフロツプ回路９の出力
端子はＨを出力したままなので、後の特定入賞
口への入賞に基くソレノイド２ａ，２ｂの２回
動作は無効になる。以上、案内羽根１ｃ，１ｄ
の１回または２回動作は第１状態である。

(iv) 18回動作入賞球スイツチ５が閉成されると
き。

18回動作入賞球スイツチ５が閉成されると、
オアゲート２１の一入力端子には瞬間的にＬが
入力され、このとき該オアゲート２１の他入力
端子にはシフトレジスタ２４の出力端子Q_6bか
らＬが入力されていて、オアゲート２１からは
Ｌが出力される。その出力はナンドゲート１３
の一入力端子に入力され、このとき、案内羽根
１ｃ，１ｄが１回及び２回動作の途中であれば
ナンドゲート１３の他入力端子にはＨが入力さ
れていることからナンドゲート１３からは、瞬
間的にＨが出力され、その出力は８ビツトバイ
ナリーカウンタ回路１０のリセツト端子Rbに
入力される。そのためリセツト端子Rbは瞬間
的にリセツトされ、８ビツトバイナリーカウン
タ回路１０の出力端子Q_0bからの出力は禁止さ
れる。したがつて、１回及び２回動作の途中で
18回動作入賞球スイツチ５が閉成されると、そ
の時点で１回及び２回動作は直ちに終了する。
また、オアゲート２１からの出力は、フリツプ
フロツプ回路９のセツト端子S₂に入力され、出
力端子Q₂からはＨが出力される。その出力Ｈ
は、オア回路２０、オア回路１９、遅延回路１
２を介して前記(ii)(iii)同様、８ビツトバイナリカ
ウンタ回路１０のリセツト端子Raに入力され
ると共にナンドゲート１３の他入力端子に入力
される。一方、このときには、18回動作入賞球
スイツチ５は閉成しており、オアゲート２１の
一入力端子にはＨが入力され、オアゲート２１
からはＨが出力されて、ナンドゲート１３の一
入力端子はＨとされていて、ナンドゲート１３
からはＬの出力が８ビツトバイナリカウンタ１
０のリセツト端子Rbに入力される。

尚、このときも、前記(ii)(iii)同様、リセツト端
子Rbの入力は、リセツト端子Raの入力がＨと
されると同時にＬとされる。

そのため、８ビツトバイナリカウンタ回路１
０のリセツト端子Raはリセツトされ、出力端
子Q_0aからの出力は禁止される。また、８ビツ
トバイナリカウンタ回路１０のリセツト端子
Rbはリセツトが解除されて、出力端子Q_0b〜
Q_3bからは第５図に示すような矩形信号が出力
される。

このため、ソレノイド２ａ，２ｂは駆動され
るが、アンド回路４３の18回動作リセツトタイ
ミング回路により、該アンド回路４３からＨが
出力されたとき、ノア回路４４からはＬが出力
され、フリツプフロツプ回路９のリセツト端子
R₀，R₁，R₂はリセツトされる（第８図参照）。

したがつて、フリツプフロツプ回路９の出力
端子Q₀，Q₁，Q₂からの出力は禁止されること
になり、ソレノイド２ａ，２ｂは、第８図に示
すように0.8秒ずつ18回だけ駆動される。この
ように、案内部材１ｃ，１ｄの18回開閉動作
は、第２状態である。

なお、案内羽根１ｃ，１ｄの18回動作中は、
オア回路１９の出力がＨとなつており、18回動
作中に特定入賞口への１回及び２回動作の入賞
があつてもオア回路１９の出力はＨのまま変化
せず、したがつてバイナリカウンタ回路１０は
リセツトされず、１回動作入賞球スイツチ６及
び２回動作入賞球スイツチ７による１回及び２
回動作の間の入賞による信号は無視されて18回
動作がそのまま続行される。すなわち継続入賞
口４への入賞に基くソレノイド２ａ，２ｂの動
作が有効になり、上記特定入賞口への入賞に基
くソレノイド２ａ，２ｂの１回動作及び２回動
作が無効になる。

ノア回路４４からの出力は、フリツプフロツ
プ回路９のリセツト端子R₀，R₁，R₂に入力さ
れているために18回動作中に特定入賞口による
１回及び２回動作の入賞があつたとしても、18
回動作終了時にフリツプフロツプ回路９の出力
Q₀，Q₁，Q₂が全てリセツトされるので、18回
動作終了後、当該動作中の１回および２回動作
の入賞による１回及び２回動作は行なわれな
い。

また、ソレノイド２ａ，２ｂが駆動中に、18
回動作入賞球スイツチ５が再び閉成されたとき
は、オアゲート２１の入力端子には、該18回動
作入賞球スイツチ５の閉成により瞬間的にＬが
入力され、オアゲート２１からはそれに応じて
瞬間的にＬが出力される。その出力はナンドゲ
ート１３の一入力端子に入力され、このとき該
ナンドゲート１３の他入力端子にはＨが入力さ
れていることから、ナンドゲート１３からは瞬
間的にＨが出力され、その出力は８ビツトバイ
ナリカウンタ回路１０のリセツト端子Rbに入
力される。そのため、リセツト端子Rbは瞬間
的にリセツトされ、８ビツトバイナリカウンタ
回路１０の出力端子Q_0bからの出力は瞬間的に
禁止される（第９図参照）。

したがつて、８ビツトバイナリカウンタ回路
１０の出力端子Q_0bからの18回動作矩形信号
は、第９図に示すように、再度、最初から開始
される。

フリツプフロツプ回路９の出力端子Q₂から
のＨの出力は、更に、シフトレジスタ２３のリ
セツト端子Ｒに入力されると共にノアゲート３
６に入力される。そのため、シフトレジスタ２
３の出力端子Q₀〜Q₃からの出力は禁止され、
発光ダイオード８ａ〜８ｇは全て消灯する一
方、ノアゲート３６からは、Ｌが出力され、そ
の出力はシフトレジスタ２４のリセツト端子
Ra，Rbに入力されて、該リセツト端子Ra，
Rbのリセツトは解除される。このとき、シフ
トレジスタ２４の入力端子Ca，Cbには、イン
バータ素子３７を介して、18回動作入賞球スイ
ツチ５の閉成に伴うオアゲート２１からの出力
が入力されることになり、シフトレジスタ２４
の出力端子Q_0aからはＨが出力され、これに伴
つて、発光ダイオード８ａが点灯される。以
下、同様に18回動作入賞球スイツチ５が繰返し
８回開閉されると、この順番に発光ダイオード
８ｂ〜８ｆが点灯される。

全ての発光ダイオード８ａ〜８ｇが点灯され
ると、シフトレジスタ２４の出力端子Q_6bから
はＨが出力され、オアゲート２１の他入力端子
の入力はＨとされる。そのため、オアゲート２
１の出力は、18回動作入賞球スイツチ５が８回
開閉成した後は、18回動作入賞球スイツチ５の
開閉にかかわらずＨとされ、発光ダイオード群
２７の点灯はその後行われない。

なお入賞確率が増大する状態は、18回動作入
賞球スイツチ５に入賞しない場合、上記したよ
うに案内羽根の１回動作および２回動作、さら
に18回動作で終了しているが第２状態では、入
賞装置の入賞領域に所定個数のパチンコ球（例
えば、10個）が入賞することにより終了させて
もよい。

上記の構成によつてなるものであるから第１の
発明では、特定入賞口への入賞によつて創出さ
れ、入賞確率が増大する第１状態中において、継
続入賞口に入賞すると特定入賞制御装置によつて
第１状態を直ちに停止させるので遊技内容が機能
的に明確となり遊技性が向上する。さらに第２入
賞行使装置は電気駆動部の動作中にいずれかの特
定入賞口への入賞に基いて、電気駆動部が複数種
の単位開閉時間または異なるタイミングで駆動さ
れることを防止する。これにより電気駆動部いい
かえれば可動片の変則的な第１状態及び第２状態
の創出動作を防止することから、遊技の進行状況
に応じた打球力及び打球タイミングを容易に調節
できるので、遊技意欲及び集中力を高めることが
できる。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す概略正面
図、第２図は、本考案の一実施例を示す概略斜視
図、第３図は、本考案に使用する制御回路図、第
４図、第５図は、それぞれ８ビツトバイナリカウ
ンタ回路から出力されるクロツク信号の信号波形
図、第６図は、ソレノイドに１回開閉動作を行わ
せる場合の一連の信号波形図、第７図は、ソレノ
イドに２回開閉動作を行わせる場合の一連の信号
波形図、第８図は、ソレノイドに18回開閉動作を
行わせる場合の一連の信号波形図、第９図は、ソ
レノイドが18回開閉動作中に18回動作入賞球スイ
ツチが開閉された場合の一連の信号波形図であ
る。１：入賞装置、４：継続入賞口、１ｃ，１ｄ：
可動片（案内羽根）、５：継続入賞検出器（18回
動作入賞球スイツチ）、６，７：特定入賞検出器
（１回動作入賞球スイツチ、２回動作入賞球スイ
ツチ）、｛９：フリツプフロツプ回路、１０：８ビ
ツトバイナリカウンタ回路、１２：遅延回路、１
３：リセツト解除制御回路、１９，２０：オア回
路｝第１入賞行使装置、｛９：フリツプフロツプ
回路、１０：８ビツトバイナリカウンタ回路、１
１：シユミツト回路、１２：遅延回路、１３：リ
セツト解除制御回路、１４：シフトレジスタ、１
９，２０：オア回路、２２：インバータ素子｝第
２入賞行使装置、｛１１：シユミツト回路、１
２：遅延回路、１３：リセツト解除制御回路、３
８：アンド回路、３９：ナンド回路、４０，４
４：ノア回路、４１：インバータ素子、４２：ノ
ア回路｝特定入賞制御装置、｛１１：シユミツト
回路、１２：遅延回路、１３：リセツト解除制御
回路、１９：オア回路、９：フリツプフロツプ回
路、４３：アンド回路｝継続入賞制御装置。

Claims

【特許請求の範囲】１遊技盤に複数の特定入賞口を設け、前記遊技盤に設けられ前記特定入賞口とは異な
る継続入賞口が備えられた入賞装置を設け、該入賞装置には、該入賞装置に対して開閉自在
な可動片と該可動片を前記継続入賞口に入賞し易
くする第１状態を創出する電気駆動部とを設け、該電気駆動部を各特定入賞口への入賞に応じて
予め定められた複数種の単位開閉時間のいずれか
の時間内に前記第１状態を創出動作させ前記継続
入賞口への入賞に基いて前記第１状態よりも前記
継続入賞口に入賞し易い第２状態を創出動作する
第１入賞行使装置を設け、前記第１状態及び第２状態の創出中に前記特定
入賞口のいずれかに入賞したときに該特定入賞口
への入賞に基く前記電気駆動部の前記第１状態の
創出動作を無効にする第２入賞行使装置を設けた
ことを特徴とするパチンコ機。