JPH0221885A - パチンコ機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、継続入賞口にパチンコ球が飛入したとき、所
定時間内、の入賞装置の入賞確率を増大させる状態を雑
持し始め、該入賞装置の入賞確率増大状態中に継続入賞
口にパチンコ球が再び飛入したとき、再度、最初から入
賞確率の増大状態を開始させるようにしたパチンコ機に
関する。

（従来の技術） 従来、パチンコ機には入賞球に基いて入賞装置を変動さ
せ、入賞確率が増大する特定状態を発生させるものかあ
る。このパチンコ機の一例としては、特開昭５８−１１
２５７１号公報に開示されているパチンコ機がある。こ
の公報に開示されているパチンコ機は、パチンコ球が打
出される遊技盤に複数種の特定入賞口と入賞装置とを配
設し、この入賞装置に継続入賞口と、入賞装置に対して
開閉自在な可動片と、この可動片を開閉駆動する電気駆
動部と、電気駆動部を動作させる動作回路とを設けてい
る。

この特定入賞口には動作回路によって電気駆動部を動作
させ、該動作によって可動片を１回開閉成するためのも
のと、２回開閉成するためのものとがある。打球された
パチンコ球がいずれかの特定入賞口に入賞した場合、上
記可動片の開閉成によって入賞装置に入賞し易くなるこ
とから、上記特定状態の発生か図られる。また、特定入
賞口の入賞に基く特定状態の発生によって、パチンコ球
が入賞装置に入賞し、さらに継続入賞口に入賞したとき
には、電気駆動部は可動片を１８回開閉成させ、特定入
賞口の入賞に基く場合とは異なる特定状態を発生させる
。これにより、遊技者に有利な権利が継続的に発生ずる
。

なお、上記公報には特定入賞口の入賞に基く特定状態の
発生中に、当該特定入賞口と異なる特定入賞口に入賞し
た場合、および継続入賞口の入πに基く特定状態の発生
中に、特定入賞口に入賞した場合の処理は開示されてい
ない。

（発明か解決しようとする課Ｂ） このため、遊技盤に打出されたパチンコ球が特定入賞口
に続けて入賞した場合には、電気駆動部が動作回路によ
って可動片を無制限に開閉成させたり、継続入賞口の入
賞に基く特定状態の発生中に特定入賞口に入賞した場合
には、連続した可動片の開閉成周期が乱れることから、
疏技者に有利な権利の発生いいかえれば、遊技の内容か
不明瞭になるなどの不都合が生じる問題かあった。そこ
で、本発明はこのような問題を解決する手段を設けたパ
チンコ機の提供を目的としている。

（課題を解決するための手段） そこで１本発明はこのような目的を達成するために、電
気駆動部（ソレノイド）が前記特定入賞口の入賞に甚く
動作中に該入賞口と異なる前記特定入賞口に入賞した場
合、電気駆動部の短い動作時間を長い動作時間に繰り込
んで当該異なる特定入賞口への入賞に基く動作を優先さ
せる機能と、前記電気駆動部が前記継続入賞口の入賞に
基く動作中に前記特定入賞口に入賞した場合、該特定入
賞口の入賞に基く電気駆動部の動作を無効にする機能と
を備えた前記動作回路用のタイミング回路（リセットタ
イミング回路）を設けた構成としている。

（作用） 本発明は、このように構成されているので、パチンコ球
が特定入賞口に続けて入賞した場合、タイミング回路は
電気駆動部の短い動作時間を長い動作時間に繰り込んで
当該異なる特定入賞口への入賞に基く動作を優先させる
ことにより、短い動作時間の特定入賞口への入賞に基く
電気駆動部の動作を無効にすることかできる。

他方、前記電気駆動部が前記継続入賞口の入賞に基く動
作中に前記特定入賞口に入賞した場合、タイミング回路
は該特定入賞口の入賞に基く電気駆動部の動作を無効に
することにより、連続した可動片の開閉成周期が乱れる
ことを防止する。

（実施例） 以下、本発明の一実施例について説明する。

第１図において、１は本発明に係る入賞装置て、この入
賞装置１の中央には、枢軸１ａ、　ｌｂを起点として、
パチンコ球を拾う方向に開成する可動片としての案内羽
根ｔｃ、　ｉｄが設けられている。すなわち、案内羽根
１ｃは、最大限水平になるまで反時計方向に回動し、案
内羽根１ｄは最大限水平になるまで時計方向に回動する
。この案内羽根１ｃ、　ｌｄは、第２図に示すように電
気駆動部としてのソレノイド２ａ、　２ｂの一部を構成
するロッド２ｃ、　２ｄと連係されている。案内羽根１
ｃ。

ｌｄは、このソレノイド２ａ、　２ｂか駆動されること
によって、開成されるものである。

入賞装置１の下部には、仕切り板３，３か立設され、こ
の仕切り板３．３の間は継続入賞口４とされており、こ
の継続入賞口４には、継続入賞検出器として案内羽根１
ｃ、　ｌｄの１８８回動を行なわせるための１８８回動
入賞球スイッチ５か設けられている。この他にも、他の
二つの特定入賞口（図示路）が設けられていて、この他
の−の特定入賞口には、第３図に示すように、特定入賞
検出器として案内羽根１ｃ、］、ｄの１回動作を行なわ
せるための１回動作入賞球スイッチ６か設けられ、この
他の二の特定入賞口には、第３図に示すように、特定入
賞検出器として案内羽根１ｃ、　ｌｄの２回動作を行な
わせるための２回動作入賞球スイッチ７か設けられてい
る。入賞装置１の前面には、報知手段の一部としての発
光ダイオード８ａ〜８ｇか配置されている。

第３図は、ソレノイド２ａ、　２ｂの制御回路を示すも
ので、この制御回路はフリップフロップ回路９．８ビツ
トバイナリカウンタ回路ｌＯ、シュミット回路１１、遅
延回路１２．リセット解除制御回路１３およびシフトレ
ジスタ１４を主構成とする動作回路と、タイミング回路
としてのリセットタイミング回路１５とから構成されて
いる。また、１６はクロック発振回路、１７は報知手段
としての発光ダイオード点滅回路、１８はさらに報知手
段とし゛〔の効果音発生回路である。

以下、これらの各回路の構成及び機能を説明する。

フリップフロップ回路９は、セット端子５Ｏ１Ｓ　ｌ、
Ｓ　２．Ｓ　３と、出力端子Ｑ　Ｏ，Ｑ　１．Ｑ　２．
Ｑ　３と、リセット端子ＲＯ，Ｒ１，Ｒ２，Ｒ３と、接
地端子ＥＯとを有しており、ここでは、セット端子Ｓ３
．リセット端子Ｒ３，出力端子Ｑ３は使用していない。

電源電圧ＶＤＤは、抵抗群を介して、セット端子ＳＯ，
Ｓ１．及びシュミット回路１１に接続されている。電源
電圧ＶＤＤは、高電位側とされ、各スイッチ６．７．５
が、第３図に示すように開成状態にあるときには、セッ
ト端子ＳＯ，Ｓｌ、Ｓ２はＨ入力されている。セット端
子ＳＯは、スイッチ６か閉成すると、Ｈからしとなるよ
うにされ、セット端子Ｓ１は、スイッチ７か閉成すると
ＨからＬとなるようにされ。

セット端子Ｓ２は、スイッチ５か閉成するとＨからＬと
なるようにされている。各出力端子ＱＯ〜Ｑ２は、各セ
ット端子ＳＯ〜Ｓ２かＨのとき、Ｌ出力とされ、各セッ
ト端子ＳＯ〜Ｓ２かＬのとき、Ｈ出力とされている。　
１９．２０はオア回路である。オア回路１９は、フリッ
プフロップ９の出力端子ＱＯ〜Ｑ２の少くとも１つがＨ
のときＨ出力されるものて、オア回路２０は出力端子Ｑ
Ｏ，Ｑ２のいずれか１つかＨのときＨ出力するものであ
り、これらのオア回路１９．２０は。

リセットタイミング回路１５の各構成要素の出力を禁止
する機能を有している。シュミット回路ＩＩは、オアゲ
ート２１を有しており、８ビツトバイナリカウンタ回路
１０を制御するリセット解除制御回路１３はナントゲー
トから構成され、ナントゲート１３の一入力端子には、
シュミット回路１１の出力が入力され、ナントゲート１
３の他の入力端子には、遅延回路１２を介してオア回路
１９の出力か入力されている。遅延回路１２は、抵抗コ
ンデンサ群から構成されており、この遅延回路１２の機
能は、８ビツトバイナリカウンタ回路１０の構成と共に
説明する。

８ビツトバイナリカウンタ回路ＩＯは、リセット端子Ｒ
ａ、Ｒｂと、出力端子Ｑ　Ｏａ　〜Ｑ　３ａ、　Ｑ　Ｏ
ｂ〜Ｑ３ｂと、入力端子Ｅ　ａ、Ｅ　ｂとを有している
。

入力端子Ｅａは、第４図に示すようなりロック信号を発
生するクロック発振回路１６に接続されていて、各出力
端子ＱＯａ〜Ｑ３ａは第４図に示すような矩形信号を発
生するようにされている。

出力端子ＱＯａは、クロック信号の周期の２倍の周期を
有し、第１番目のクロック信号か入力されたときに出力
する機能を有し、出力端子Ｑｌａは、クロック信号の周
期の４倍の周期を有し、第２＃ｉ目のクロック信号が入
力されたときに出力する機ｆＦを有し、出力端子Ｑ２ａ
は、クロック信号の周期の８倍の周期を有し、第４番目
のクロック信号か入力されたときに出力する機能を有し
、出力端子Ｑ３ａは、クロック信号の周期の１６倍の周
期を有し、第８番目のクロック信号が入力されたときに
出力する機能を有するものである。

出力端子Ｑ３ａの出力は、入力端子Ｅｂに入力されてお
り、出力端子ＱＯｂは、第５図に示すように出力端子Ｑ
３ａからの矩形信号の２倍の周期を有しており、出力端
子Ｑ３ａからの矩形信号の第１番目の出力信号によって
出力する機能を有し、出力端子Ｑｌｂは、ここでは使用
されておらず、出力端子Ｑ２ｂは、出力端子Ｑ３ａから
の矩形信号の８倍の周期を有しており、出力端子Ｑ３ａ
からの矩形信号の第４番目の出力信号が入力されたとき
に出力する機能を有し、出力端子Ｑ３ｂは、出力端子Ｑ
３ａからの矩形信号の１６倍の周期を有しており、出力
端子Ｑ３ａからの矩形信号の第、８番目の出力信号が入
力されたときに出力する機能を有し、出力端子Ｑ３ｂの
出力は、インバータ素子２２を介してシフトレジスタ１
４の入力端子ＣＰに入力されている。

シフトレジスタ１４は、前記入力端子ＣＰ、リセット端
子Ｒ１電源電位端子Ｄ、出力端子ＱＯ。

Ｑｌ、Ｑ２を有しており、リセット端子Ｒには、ナント
ゲート１３からの出力か入力され、電源電位端子りは電
源ＶＤＤと接続されている。

シフトレジスタ１４の出力端子ＱＯは、第５図に示すよ
うに、出力端子Ｑ３ａからの矩形信号の３２倍の周期を
有しており、出力端子Ｑ３ａからの第１６番目の矩形信
号が入力されたときに出力する機能を有するものである
がここでは使用されておらず、出力端子Ｑｌは、出力端
子Ｑ３ａからの矩形信号の６４倍の周期を有しており、
出力端子Ｑ３ａからの第３２番目の矩形信号が入力され
たときに出力する機能を有し、出力端子Ｑ２はここでは
使用されていない。

８ビツトバイナリカウンタ回路１０のリセット端子Ｒａ
は、遅延回路１２に接続されており、オア回路１９から
の出力は、ここでは０．５秒遅れてリセット端子Ｒａに
入力されるようになっている。このリセット端子Ｒａは
、その入力がＬのとき出力端子ＱＯａからの出力を解放
するものであり、その入力がＨのときにＱＯａの出力を
禁止するものである。

前記８ビツトバイナリカウンタ回路ＩＯのリセット端子
Ｒｂには、ナントゲート１３の出力が入力されており、
リセット端子Ｒｂの入力がＨのときに、出力端子ＱＯｂ
からの出力は禁止され、リセット端子Ｒｂの入力がＬの
ときに出力端子ＱＯｂからの出力は解放されるものであ
る。

そして、リセット端子Ｒｂの入力は、リセット端子Ｒａ
の入力かＨとなると同時にＬどなるようにされている。

発光ダイオード点滅回路１７は、２個のシフトレジスタ
２３．２４と、オア回路群２５、発光ダイオード駆動回
路２６と１発光ダイオード群２７とから概略構成されて
いる。

シフトレジスタ２３は、入力端子り、ＣＰとリセット端
子Ｒと出力端子ＱＯ〜Ｑ３とを有しており、フリップフ
ロップ回路９の出力端子Ｑ２からの出力か入力されてお
り、入力端子ＣＰには、８ビツトバイナリカウンタ回路
１０の出力端子ＱＯａからの出力か入力されている。

シフトレジスタ２３の出力端子ＱＯ〜Ｑ３からの出力は
、ノア回路２８を介してシフトレジスタ２３の入力端子
りに帰還され、出力端子ＱＯからの出力はオア回路２９
とオア回路３５とに入力され、出力端子Ｑ１からの出力
はオア回路３０とオア回路３４とに入力され、出力端子
Ｑ２からの出力はオア回路３１とオア回路３３とに入力
され、出力端子Ｑ３からの出力はオア回路３２に入力さ
れている。

発光ダイオード駆動回路２６は、入力端子ＩＯ〜■６と
出力端子ＱＯ〜Ｑ５とを有しており、オア回路２９は出
力端子ＱＯからの出力を制御するものであり、オア回路
３０は出力端子Ｑ１からの出力を制御するものであり、
オア回路３１は出力端子Ｑ２からの出力を制御するもの
であり。

オア回路３２は出力端子Ｑ３からの出力を制御するもの
てあり、オア回路３３は出力端子Ｑ４からの出力を制御
するものであり、オア回路３４は出力端子Ｑ５からの出
力を制御するものてあり、オア回路３５は出力端子Ｑ６
からの出力を制御するものであって、発光ダイオード８
ａ、　８ｇはシフトレジスタ２３の出力端子ＱＯからの
出力により点滅制御され、発光ダイオード８ｂ、　８ｆ
はシフトレジスタ２３の出力端子Ｑ１からの出力により
点滅制御され、発光ダイオード８ｃ、　８ｅはシフトレ
ジスタ２３の出力端子Ｑ２からの出力により点滅制御さ
れ、発光ダイオード８ｄはシフトレジスタ２３の出力端
子Ｑ３からの出力により点滅制御され５発光ダイオード
群２７は、第１図に示すように各ダイオード列が上下か
ら中央に向って点滅状態か実現されるようにされ、ノア
ゲート２８は、この各ダイオード列が上下から中央に向
って点滅状態か実現完了した後にこれをもう一度最初か
ら繰返させる機能を有している。

尚、シフトレジスタ２３のリセット端子Ｒは、その入力
かＨのときに、シフトレジスタ２３の出力端子ＱＯ〜Ｑ
３からの出力を禁止する機能な有しており、発光ダイオ
ード群２７は、フリップフロップ回路９の出力端子Ｑ２
からの出力がＨのときには、全て消灯される。

シフトレジスタ２４は、リセット端子Ｒａ、Ｒｂと、入
力端子Ｃａ、Ｃｂ、Ｄ　ｂと出力端子ＱＯａ〜Ｑ　３ａ
、　Ｑ　Ｏｂ　〜Ｑ　２ｂとを有している。

シフトレジスタ２４のリセット端子Ｒａ、Ｒｂには後述
するノアゲート３６の出力か入力されており、このノア
ゲート３６には、フリップフロップ回路９の出力端子Ｑ
２からの出力か入力されている。ノアゲート３６はこの
出力端子Ｑ２からの出力がＬのときに出力がＨとなり、
シフトレジスタ２４がリセットされることになり、フリ
ップフロップ回路９の出力端子Ｑ２からの出力かＨのと
きに、ノアゲート３６の出力かＬとなり、シフトレジス
タ２４はリセットが解除されるようになっている。した
がって、シフトレジスタ２３かリセット解除状態にある
ときには、シフトレジスタ２４はリセット状態とされ、
シフトレジスタ２３かリセット状態にあるときには、シ
フトレジスタ２４はリセット解除状態となるようにされ
′Ｃいる。

シフトレジスタ２４の入力端子Ｃａ、Ｃｂにはインバー
タ素子３７を介して、シュミット回路１１からの出力か
入力されている。シフトレジスタ２４の出力端子９口ａ
〜Ｑ３ａ、Ｑ４ｂ〜Ｑ６ｂは、順番にオア回路２９〜３
５にそれぞれ接続されており、出力端子Ｑ３ａからの出
力は入力端子Ｄｂに帰還されて、出力端子Ｑ４ｂ〜Ｑ６
ｂはこの出力端子Ｑｌａからの出力を受けて出力するよ
うにされ、出力端子Ｑ６ｂからの出力はシュミット回路
１１の一部を構成するオアゲート２１の他入力端子に入
力されている。

オアゲート２１は、シフトレジスタ２４の出力端子Ｑ６
ｂからの出力かしてあって、かつ、オアゲート２１の入
力端子かＨのときに、出力かＨとなり、シフトレジスタ
２４の出力端子Ｑ６ｂの出力かしてあって、かつオアゲ
ート２１の一入力端子かＬのときに出力かＬとなり、シ
フトレジスタ２４の出力端子Ｑ６ｂの出力かＨのときに
はオアゲート２１の一入力端子への入力かＬ或いはＨで
あるにかかわらず出力かＨとなる。

オアゲート２１は、１８回動作入賞球スイッチ５が１回
開閉成されると、出力がＨからＬとなって、シフトレジ
スタ２４の出力端子ＱＯａはＬからＨとなる。これに伴
なって１発光ダイオード８ａが点灯されるようになって
いる。

１８回動作入賞球スイッチ５か繰返し８回開閉されると
、この順番に発光ダイオード８８〜８ｇか点灯されるよ
うになっている。全ての発光ダイオード８８〜８ｇが点
灯されると、シフトレジスタ２４の出力端子Ｑ６ｂから
の出力かＨとなり、オアゲート２１の他入力端子の入力
はＨとなるので、１８回動作入賞球スイッチ５か８回開
閉した後は、１８回動作入賞球スイッチ５の開閉にかか
わらず、オアゲート２１の出力はＨとなって、発光ダイ
オード群２７の点灯はその後行なわれないようにされて
いる。

リセットタイミング回路１５は、アンド回路３８と、ナ
ンド回路３９と、ノアゲート４０と、インハータ素子４
１と、ノアゲート４２と、アンド回路４３と、ノア回路
４４とを有している。アンド回路３８には８ビツト八イ
ナリ力ウンタ回路１０の出力端子Ｑｌａと出力端子Ｑ３
ａとの出力か入力されている。ナンド回路３９には、ア
ンド回路３８からの出力と８ビツトバイナリカウンタ回
路ｌ口の出力端子ＱＯｂからの出力とか入力されている
。ノアゲート４０には、ナンド回路３９からの出力とオ
ア回路２０からの出力とか入力されている。ノアゲート
４２には、インバータ素子４１を介して８ビツトバイナ
リカウンタ回路ｌＯの出力端子Ｑ２ｂからの出力とフリ
ップフロップ回路９の出力端子Ｑ２からの出力とか入力
されている。アンド回路４３には、８ビツトバイナリカ
ウンタ回路１０の出力端子Ｑ２ｂの出力とシフトレジス
タ１４の出力端子Ｑ１からの出力とか入力されており、
ノア回路４４には、ノアゲート４０と、ノアゲート４２
と、アンド回路４３との各出力と電源電圧とが入力され
ている。ノア回路４４からの出力は、フリップフロップ
回路９の各リセット端子ＲＯ。

Ｒ１，Ｒ２に入力されており、ノア回路４４からの出力
かＬのとき、フリップフロップ回路９の各出力端子ＱＯ
〜Ｑ２の出力は禁止され、ノア回路４４の出力かＨのと
きフリップフロップ回路９の各出力端子ＱＯ〜Ｑ２から
の出力か解放されるようになっている。ノア回路４４は
、ノアゲー）−４０，４２、アンド回路４３、電源電圧
がＬのとき出力かＨとなり、フリップフロップ回路９は
リセットか解除されている。

アンド回路３８とナンド回路３９とノアゲート４０とは
、ソレノイド２ａ、　２ｂを１回動作させるリセットタ
イミング回路とされており、インバータ素子４１とノア
ゲート４２とは、ソレノイド２ａ。

２ｂを２回動作させるリセットタイミング回路とされて
おり、アンド回路４３は、ソレノイド２ａ。

２ｂを１８８回動させるリセットタイミング回路１５と
されている。なお、上記ソレノイド２ａ、　２ｂの２回
動作に要する時間は、同、１回動作に要する時間より長
く定めである。

ノアゲート４０は、フリップフロップ回路９の出力端子
Ｑｌ、Ｑ２の出力がＨのとき、その出力は常にＬとされ
ており、ノアゲート４２は、フリップフロップ回路９の
出力端子Ｑ２からの出力がＨのときに、その出力がＬど
なるようにされている。

ソレノイド２ａ、　２ｂは、スイッチング回路４５゜４
６に各々接続され、スイッチング回路４５．４６はオア
ゲート４７．４８に各々接続され、オアゲート４７、４
８は８ビツトバイナリカウンタ回路１０の出力端子ＱＯ
ｂに接続されている。この８ビツトバイナリカウンタ回
路１０の出力端子ＱＯｂは、アンド回路４９に接続され
、ノアゲート３６とアンド回路４９とは、効果音発生回
路１８を制御する機能を有しており、効果音発生回路１
８は、ここではソレノイド２ａ、　２ｂか１８８回動中
に効果音を発生するようにされている。５０は、ソレノ
イド２ａ。

２ｂが１８８回動中であることを表示する表示回路であ
り、ランプ５２とアンド回路５３とから概略構成されて
いる。

次に作用について説明する。

（ｉ）　　１回動作入賞球スイッチ６．２回動作入賞球
スイッチ７．１８８回動入賞球スイッチ５か全て開成中
てあって、フリツプフロツプ回路９のセット端子Ｓ　Ｏ
，Ｓ　１．Ｓ　２の入力かＨ、オアゲート２１の一入力
端子の入力かＨ１他入力端子の入力かＬのとき。

フリップフロップ回路９の出力端子ＱＯ〜Ｑ２の出力は
Ｌどなっており、オアゲート２１の出力はＨであるので
、ナントゲート１３の一入力端子にはＨか入力され、他
入力端子にはＬが入力されて、ナントゲート１３からは
Ｈが出力される。そのため、８ビツトバイナリカウンタ
回路１０のリセット端子Ｒａの入力はＬとされており、
８ビツトバイナリカウンタ回路ｌＯのリセット端子Ｒｂ
の入力はＨとされている。したがって、８ビツトバイナ
リカウンタ回路１０のリセット端子Ｒａのリセットは解
除されており、出力端子ＱＯａからの出力は解放されて
いて、クロック発振回路１６からクロック信号は出力端
子ＱＯａから出力され、発光ダイオード群２７は、第１
図に示すように各ダイオード列か上下から中央に向って
点滅状態が繰返される。

一方、８ビットバイナリカウンタ回路１０のリセット端
子Ｒｂはリセットされており、出力端子ＱＯｂ〜Ｑ３ｂ
からの出力は禁止されていて、ソレノイド２ａ、　２ｂ
は駆動されない状態にある。

（ｉｉ）１回動作入賞球スイッチ６が閉成され、オアゲ
ート２１の低入力端子への入力がＬのとき。

１回動作入賞球スイッチ６が閉成されると、フリップフ
ロップ回路９のセット端子ＳＯはＨからＬとされ、出力
端子ＱＯからの出力はしからＨとされる。その出力は、
遅延回路１２を介して８ビツトバイナリカウンタ回路１
０のリセット端子Ｒａに入力されると共にナントゲート
１３の低入力端子に入力される。一方、オアゲート２１
は、このときＨな出力しており、その出力はナントゲー
ト１３の一入力端子に入力されていて、ナントゲート１
３からは、８ビツトバイナリカウンタ回路ｌＯのリセッ
ト端子ＲｂにＬが人力される。尚、リセット端子Ｒｂの
入力は、フリップフロップ回路９の出力端子ＱＯがしか
らＨとなったときにＬとされる。フリップフロップ回路
９の出力端子ＱＯからの出力かＬからＨになると、８ビ
ツトバイナリカウンタ回路１０のリセット端子Ｒａは遅
延回路１２の微分回路１２による時定数分の時間リセッ
トされ、出力端子ＱＯａ−Ｑ３ａからの出力は禁止され
る。これに対して、８ビツトバイナリカウンタ回路ＩＯ
のリセット端子Ｒｂは、積分回路の時定数により遅れ時
間経過後リセットか解除されて、出力端子ＱＯｂ−Ｑ３
ｂからは第５図に示すような矩形信号が出力される。そ
して、８ビツトバイナリカウンタ回路ｌＯの出力端子Ｑ
Ｏｂから出力された矩形信号は、オアゲート４７．４８
およびスイッチング回路４５．４６を経てソレノイド２
ａ、　２ｂに入力されると同時に、ナンド回路３９とア
ンド回路４９とに入力される。

このため、ソレノイド２ａ、　２ｂは駆動されるが、ア
ンド回路３８、ナンド回路３９、ノアゲート４０の１回
動作リセットタイミング回路により。

ナンド回路３９からしか出力されたとき、ノア回路４４
からはＬが出力され、フリップフロップ回路９のリセッ
ト端子ＲＯ，Ｒ１，Ｒ２はリセットされる（第６図参照
）。

したかって、フリップフロップ回路９の出力端子ＱＯ，
Ｑｌ、Ｑ２からの出力は禁止されることになり、ソレノ
イド２ａ、　２ｂは第６図に示すように０．５秒間だけ
駆動される。

（ｉｉｉ）　２回動作入賞球スイッチ７が閉成され、オ
アゲート２１の低入力端子への入力がＬのとき。

２回動作入賞球スイッチ７が閉成されると、フリップフ
ロップ回路９のセット端子Ｓ１はＨからＬとされ、出力
端子Ｑ１からの出力はしからＨとされる。その出力は、
前記（ｉｉ）の場合と同様に遅延回路１２を介して８ビ
ツトバイナリカウンタ回路１０のリセット端子Ｒａに入
力されると共にナントゲート１３の低入力端子に入力さ
れる。一方、オアゲート２１はこのときＨを出力してお
り、その出力はナントゲート１３の一入力端子に入力さ
れていて、ナントゲート１３からは、８ビツトバイナリ
カウンタ回路ＩＯのリセット端子ＲｂにＬが入力される
。尚、このときも、リセット端子Ｒｂの入力は、フリッ
プフロップ回路９の出力端子Ｑ１からの出力かＬからＨ
になったときにＬとされる。

フリップフロップ回路９の出力端子Ｑ１からの出力かＬ
からＨになると、８ビツトバイナリカウンタ回路１０の
リセット端子Ｒａは遅延回路１２の微分回路１２による
時定数分の時間リセットされ、出力端子ＱＯａ−Ｑ３ａ
からの出力は禁止される。また、８ビツトバイナリカウ
ンタ回路ＩＯのリセット端子Ｒｂは、リセットが解除さ
れて、出力端子ＱＯｂ−Ｑ３ｂからは第５図に示すよう
な矩形信号が出力される。

このため、ソレノイド２ａ、　２ｂは駆動されるが、イ
ンバータ素子４１、ノアゲート４２の２回動作リセット
タイミング回路により、ノアゲート４２からＨが出力さ
れたとき、ノア回路４４からはＬが出力され、フリップ
フロップ回路９のリセット端子ＲＯ，Ｒ１，Ｒ２はリセ
ットされる（第７図参照）。

したかって、フリツプフロツプ回路９の出力端子ＱＯ，
Ｑｌ、Ｑ２からの出力は禁止されることになり、ソレノ
イド２ａ、　２ｂは、第７図に示すように０．８秒間ず
つ２回たけ駆動される０以上、案内羽根１ｃ、　ｌｄの
１回または２回動作は第１状態である。

（ｉｖ）１回動作入賞球スイッチ６と、２回動作入賞球
スイッチ７とが、同時またはソレノイド２ａ、　２ｂの
１回駆動中に２回動作入賞球スイッチ７が閉成されたと
き。

１回動作入賞球スイッチ６と、２回動作入賞球スイッチ
７とが、同時に閉成された場合には（ｉｉ）、　（ｉｉ
ｉ）と同様に、フリップフロップ回路９の出力端子ＱＯ
，ＱｌはＬからＨになり、この出力Ｈはオア回路１９を
経たのち、遅延回路１２を介して８ビツトバイナリカウ
ンタ回路１０のリセット端子Ｒａと、ナントゲート１３
の値入力端子とに、またオア回路２０を経た出力Ｈは、
ノアゲート４０の値入力端子に入力される。これにより
、ノアゲート４０の出力はＬになり、この出力りが８ビ
ツトバイナリカウンタ回路ｌＯの出力端子Ｑｌａ、　Ｑ
３ａ、　ＱＯｂに依存することはない。

また、ソレノイド２ａ、　２ｂの１回駆動中に、２回動
作入賞球スイッチ７が閉成された場合には、２回動作入
賞球スイッチ７か閉成されたとき点でフリップフロップ
回路９の出力端子Ｑ１はＬかうＨになる。これにより、
ノアゲート４０の出力はこの時点からしに保持され、上
記同様、ノアゲート４０の出力りが８ビツトバイナリカ
ウンタ回路１０の出力端子Ｑ　ｌａ、　Ｑ　３ａ、　Ｑ
　Ｏｂに依存することはない。

したがって、電気駆動部の短い動作時間（１回開閉成）
の開始時を長い動作時間（２回開閉成）の開始時とし、
いいかえればリセットタイミング回路１５は電気駆動部
の短い動作時間を長い動作時間に繰り込んで、当該長い
動作時間の特定入賞口への入賞に基く動作を優先させ、
短い動作時間の特定入賞口への入賞に基く電気駆動部の
動作を無効にすることができる。

他方、オアゲート１９はＨを出力しており、その間に１
回動作入賞球スイッチ６および２回動作入賞球スイッチ
７か閉成された場合においても、その出力Ｈはナントゲ
ート１３の一入力端子に入力されていて、ナントゲート
１３からは、８ビツトバイナリカウンタ回路１０のリセ
ット端子ＲｂにＬが入力される。そのため、８ビツトバ
イナリカウンタ回路１０のリセット端子Ｒｂは、リセッ
トが解除されて、出力端子ＱＯｂ〜Ｑ３ｂからは第５図
に示すような矩形信号が出力される。そして、８ビツト
バイナリカウンタ回路ＩＯの出力端子ＱＯｂから出力さ
れた矩形信号は、オアゲート４７．４８およびスイッチ
ング回路４５、４６を経てソレノイド２ａ、　２ｂに入
力されると同時に、ナンド回路３９とアンド回路４９と
に入力される。

このため、ソレノイド２ａ、　２ｂは駆動されるが、上
記１回動作リセットタイミング回路と２回動作リセット
タイミング回路とによって、ノアゲート４２からＨか出
力されたとき、ノア回路４４からはＬが出力され、フリ
ップフロップ回路９のリセット端子ＲＯ，Ｒ１，Ｒ２は
リセットされる（第７図参照）、シたがって、フリップ
フロップ回路９の出力端子ＱＯ，Ｑｌ、Ｑ２からの出力
は禁止されることになり、８ビツトバイナリカウンタ回
路１０のリセット端子ＲｂがＨとなって、リセットされ
るためソレノイド２ａ、　２ｂは、第７図に示すように
０．８秒間ずつ２回たけ駆動される。

また、ソレノイド２ａ、　２ｂの１回または２回駆動中
は、上述のようにフリップフロップ回路９の出力端子Ｑ
Ｏまたは出力端子Ｑ１からの出力かＨであるため、この
間に１回動作入賞球スイッチ６と、２回動作入賞球スイ
ッチ７とが閉成されても、無効になる。

（ｖ）１８８回動入賞球スイッチ５が閉成されるとき。

１８８回動入賞球スイッチ５が閉成されると、オアゲー
ト２１の一入力端子には瞬間的にＬが入力され、このと
き該オアゲート２１の他入力端子にはシフトレジスタ２
４の出力端子Ｑ６ｂからＬが入力されていて、オアゲー
ト２１からはしか出力される。その出力はナントゲート
１３の一入力端子に入力され、このとき、案内羽根ｌｃ
、　ｌｄか１回及び２回動作の途中であればナントゲー
ト１３の他入力端子にはＨか入力されていることからナ
ントゲート１３からは、瞬間的にＨか出力され、その出
力は８ビツトバイナリカウンタ回路ＩＯのリセット端子
Ｒｂに入力される。

そのためリセット端子Ｒｂは瞬間的にリセットされ、８
ビツトバイナリカウンタ回路１０の出力端子ＱＯｂから
の出力は禁止される。したがって、１回及び２回動作の
途中で１８８回動入賞球スイッチ５か閉成されると、そ
の時点で１回及び２回動作は直ちに終了する。また、オ
アゲート２１からの出力は、フリップフロップ回路９の
セット端子Ｓ２に入力され、出力端子Ｑ２からはＨか出
力される。その出力Ｈは、オア回路２０、オア回路１９
、遅延回路１２を介して前記（ｉｉ）（ｉｉｉ）同様、
８ビツトバイナリカウンタ回路１０のリセット端子Ｒａ
に入力されると共にナントゲート１３の他入力端子に入
力される。−方、このときには、１８８回動入賞球スイ
ッチ５は開成しており、オアゲート２１の一入力端子に
はＨが入力され、オアゲー）−２１からはＨが出力され
て、ナントゲート１３の一入力端子はＨとされていて、
ナントゲート１３からはＬの出力か８ビツトバイナリカ
ウンタ回路１０のリセット端子Ｒｂに入力される。

尚、このときも、前記（ｉｉ）（ｉｉｉ）同様、リセッ
ト端子Ｒｂの入力は、フリップフロップ回路９の出力端
子ＱＺ　からの出力かＬからＨになったときにＬとされ
る。

そのため、８ビツトバイナリカウンタ回路１０のリセッ
ト端子Ｒａはリセットされ、出力端子Ｑ　Ｏａｚ　Ｑ　
３ａからの出力は禁止される。また、８ビツトバイナリ
カウンタ回路１０のリセット端子Ｒｂはリセットが解除
されて、出力端子ＱＯｂ〜Ｑ３ｂからは第５図に示すよ
うな矩形信号か出力される。

このため、ソレノイド２ａ、　２ｂは駆動されるか、ア
ンド回路４３の１８８回動リセットタイミング回路によ
り、該アンド回路４３からＨが出力されたとき、ノア回
路４４からはＬが出力され、フリップフロップ回路９の
リセット端子ＲＯ９Ｒ１，Ｒ２はリセットされる（第８
図参照）。

したかって、フリップフロップ回路９の出力端子ＱＯ，
Ｑｌ、Ｑ２からの出力は禁止されることになり、ソレノ
イド２ａ、　２ｂは、第８図に示すように０．８秒ずつ
１８回だけ駆動される。このように、案内部材１ｃ、　
ｌｄの１８回開閉動作は、第２状態である。

（ｖｉ）ソレノイド２ａ、　２ｂの１８８回動中に１回
動作入賞球スイッチ６または２回動作入賞球スイッチ７
か閉成されるとき。

ソレノイド２ａ、　２ｂか１８８回動中、すなわち案内
羽根１ｃ、　ｌｄの１８８回動中は、オア回路１９の出
力がＨとなっている。このため、１８８回動中に特定入
賞口への１回及び２回動作の入賞があってもオア回路１
９の出力はＨのまま変化せず、バイナリカウンタ回路ｌ
Ｏのリセット端子Ｒｂは当該１８８回動中、１回動作入
賞球スイッチ６及び２回動作入賞球スイッチ７の閉成に
よってリセットされることはない。いいかえれば、リセ
ットタイミング回路１５は案内羽根ｌｃ、’　ｌｄの１
８８回動中、１回動作入賞球スイッチ６及び２回動作入
賞球スイッチ７に基くソレノイド２ａ、　２ｂの動作を
無効にすることにより、連続した可動片の開閉成周期（
０，８秒間）か乱れることを防止する。

また、ノア回路４４からの出力は、フリップフロップ回
路９のリセット端子ＲＯ，Ｒ１，Ｒ２に入力されている
ために１８８回動中に特定入賞口による１回及び２回動
作の入賞かあったとしても、１８８回動終了時ときにフ
リップフロップ回路９の出力端子ＱＯ，Ｑｌ、Ｑ２か全
てリセットされているので、１８８回動終了後、当該動
作中の１回及び２回動作の入賞による１回及び２回動作
は行なわれない。

（ｖｉｉ）１８８回動入賞球スイッチ５が閉成されると
き。

オアゲート２１の入力端子には、１８８回動入賞球スイ
ッチ５の閉成により瞬間的にＬが入力され、オアゲート
２１からはそれに応じて瞬間的にＬが出力される。その
出力はナントゲート１３の一入力端子に入力され、この
とき該ナントゲート１３の値入力端子にはＨが入力され
ていることから、ナントゲート１３からは瞬間的にＨが
出力され、その出力は８ビツトバイナリカウンタ回路１
０のリセット端子Ｒｂに入力される。そのため、リセッ
ト端子Ｒｂは瞬間的にリセットされ、８ビツトバイナリ
カウンタ回路１０の出力端子ＱＯｂからの出力は瞬間的
に禁止される（第９図参照）。

したがって、８ビツトバイナリカウンタ回路１０の出力
端子ＱＯｂからの１８８回動矩形信号は、第９図に示す
ように、再度、最初から開始される。

プリップフロップ回路９の出力端子Ｑ２からのＨの出力
は、さらに、シフトレジスタ２３のリセット端子Ｒに入
力されると共にノアゲート３６に入力される。そのため
、シフトレジスタ２３のセット端子ＳＯ〜Ｑ３からの出
力は禁止され、発光ダイオード８８〜８ｇは全て消灯す
る一方、ノアゲート３６からは、Ｌが出力され、その出
力はシフトレジスタ２４のリセット端子Ｒａ、Ｒｈに入
力されて、該リセット端子Ｒａ、Ｒｂのリセットは解除
される。このとき、シフトレジスタ２４の入力端子Ｃａ
、Ｃｂには、インバータ素子３７を介して、１８８回動
入賞球スイッチ５の開成に伴うオアゲート２１からの出
力が入力されることになり、シフトレジスタ２４の出力
端子ＱＯａからはＨか出力される。これに伴って、発光
ダイオード８ａが点灯される。以下、同様、ソレノイド
２ａ、　２ｂの１８８回動中に１８８回動入賞球スイッ
チ５が繰返し８回開閉されると、この順番に発光ダイオ
ード８ｂ〜８ｇが点灯される。

全ての発光ダイオード８ａ〜８ｇが点灯されると、シフ
トレジスタ２４の出力端子Ｑ６ｂからはＨか出力され、
オアゲート２１の値入力端子の入力はＨとされる。その
ため、オアゲート２１の出力は、１８８回動入賞球スイ
ッチ５が８回開閉成した後は、１８８回動入賞球スイッ
チ５の開閉にかかわらずＨとされ、発光ダイオード群２
７の点灯はその後行われない。

なお入賞確率増大状態は、１８８回動入賞球スイッチ５
に入賞しない場合、上記したように案内羽根の１回動作
及び２回動作、さらに１８８回動で終了しているが入賞
装置の入賞領域に所定個数のパチンコ球（例えば、１０
個）が入賞することにより終了させてもよい。

（発明の効果） 本発明は以上述べたことから明らかなようにパチンコ球
が特定入賞口に続けて入賞した場合、タイミング回路は
電気駆動部の短い動作時間を長い動作時間に繰り込んで
当該異なる特定入賞口への入賞に基く動作を優先させる
ので、短い動作時間の特定入賞口への入賞に基く電気駆
動部の動作を無効にする。これにより、特定入賞口への
入賞に基いて可動片を無制限に開閉成させることが皆無
になり、公正なパチンコ機を提供することができる。

他方、前記電気駆動部が前記継続入賞口の入賞に基く動
作中に前記特定入賞口に入賞した場合、タイミング回路
は該特定入賞口の入賞に基く電気駆動部の動作を無効に
することにより、連続した可動片の開閉成周期か乱れる
ことを防止する。これにより、遊技者に有利な権利の発
生を明瞭に表示することができ、該権利を身動に活用す
ることができ、遊技意欲を向上させる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す概略正面図。 第２図は１本発明の一実施例を示す概略斜視図、 第３図は、本発明に使用する制御回路図、第４図、第５
図は、それぞれ８ビツトバイナリカウンタ回路から出力
されるクロック信号の信号波形図、 第６図は、ソレノイドに１回開閉動作を行わせる場合の
一連の信号波形図、 第７図は、ソレノイドに２回開閉動作を行わせる場合の
一連の信号波形図、 第８図は、ソレノイドに１８回開閉動作を行わせる場合
の一連の信号波形図、 第９図は、ソレノイドが１８回開閉動作中に１８回動作
入賞球スイッチが閉成された場合の一連の信号波形図で
ある。 １・・・入賞装置 ｌｃ、　ｌｄ・・・可動片（案内羽根）２ａ、　２ｂ・
・・電気駆動部（ソレノイド）４・・・粛続入賞口 ９．１０，１１，１２，１３．１４−・・動作回路（フ
リップフロップ回路、８ビツトバイナ リカウンタ回路、シュミット回路 オ１ 図 遅延回路、リセット解除制御回路 シフトレジスタ） １５・・・タイミング回路（リセットタイミング回路） （ほか２名） 」・２

Claims (1)

【特許請求の範囲】
1. （１）パチンコ球が打出される遊技盤に複数種の特定入
   賞口と入賞装置とを配設し、該入賞装置に継続入賞口と
   前記入賞装置に対して開閉自在な可動片と該可動片を開
   閉駆動する電気駆動部とを設け、前記特定入賞口または
   継続入賞口の入賞に応じて前記電気駆動部を予め設定さ
   れた時間動作させる動作回路を設け、該動作回路に設定
   された各特定入賞口の入賞に基く前記電気駆動部の動作
   時間を互いに異ならせて設定し、かつ継続入賞口の入賞
   に基く前記電気駆動部の動作時間を前記特定入賞口の入
   賞に基く動作時間より長く定めたパチンコ機において、 電気駆動部が前記特定入賞口の入賞に基く動作中に該入
   賞口と異なる前記特定入賞口に入賞した場合、電気駆動
   部の短い動作時間を長い動作時間に繰り込んで当該異な
   る特定入賞口への入賞に基く動作を優先させる機能と、
   前記電気駆動部が前記継続入賞口の入賞に基く動作中に
   前記特定入賞口に入賞した場合、該特定入賞口の入賞に
   基く電気駆動部の動作を無効にする機能とを備えた前記
   動作回路用のタイミング回路を設けたことを特徴とする
   パチンコ機。