JPH05198799A

JPH05198799A - 半導体装置およびその作製方法

Info

Publication number: JPH05198799A
Application number: JP5079291A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-02-22
Filing date: 1991-02-22
Publication date: 1993-08-06
Anticipated expiration: 2013-12-24
Also published as: JP2840797B2

Abstract

(57)【要約】【目的】本発明は、信頼性、電気的特性に優れた絶縁
ゲイト型電界効果トランジスタを提供することを特徴と
する。【構成】基板上に設けられた絶縁ゲイト型電界効果ト
ランジスタであり、ソース１０５とゲイト電極１０４の
下にある半導体層１０１（チャネル形成領域）との間、
そしてドレイン１０６とチャネル領域の間のいずれか一
方、もしくは両方に炭素、窒素、酸素のうち、すくなく
とも一種類の元素が添加された領域１０９、１１０が設
けられている半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチンング素子、
集積回路等に用いられる絶縁ゲイト型電界効果トランジ
スタに関するものである。

【０００２】

【従来の技術】従来、絶縁ゲイト電界効果トランジスタ
としては、どのような形式のものであってもソース領
域、チャネル領域、ドレイン領域を構成する半導体部分
から構成されていた。そして、ソース領域とチャネル領
域を構成する半導体と、ドレイン領域とチャネル領域を
構成する半導体とは図２に示されるように直接接してい
るのが普通であった。

【０００３】しかしながら従来のソース領域とチャネル
領域、ドレイン領域とチャネル領域とが接している形式
の絶縁ゲイト型電界効果トランジスタではドレイン耐圧
の低さの問題がある。

【０００４】ドレイン耐圧の低さは、しきい値電圧以下
の条件のもとで、本来図３（Ａ）に示されるようなシャ
ープな特性を示さなければならないドレイン電流
（Ｉ_D）とドレイン電圧（Ｖ_D）の関係が図３（Ｂ）に
示されるようななだらかな曲線を描いてしまう特性にな
ってしまう原因となる。この原因はいわゆるパンチスル
ー電流の発生に起因するものである。

【０００５】前述の図３（Ｂ）に示したようなＶ_DーＩ
_D特性を示す絶縁ゲイト型電界効果トランジスタは、し
きい値電圧以下の電圧がゲイト電極に加わっている状
態、すなわちまったくＯＦＦの状態においてもドレイン
電流が少しずつ流れてしまうスローリークの状態になっ
てしまい、スイッチング素子としての性能、信頼性に問
題が生じてしまう。

【０００６】パンチスルー電流とは本来チャネルの形成
されるはずのないゲイト電圧条件下、すなわちしきい値
電圧（Ｖｔｈ）以下の条件のもとでもソース、ドレイン
間の電圧をある程度以上に上げるとドレイン電流が急速
に増加する現象のことである。この現象は、ドレイン接
合における逆バイアス電圧による影響がオース接合にま
で及ぶことによって生じるものと説明される。このパン
チスルー電流はチャネル形成領域表面よりもかなり深い
通路にそってソース、ドレイン間を流れている。したが
って、この通路にそって抵抗を上げてやればパンチスル
ー電流を防止することができる。

【０００７】前記のようなドレイン耐圧すなわちソー
ス、ドレイン間の絶縁性の低さに起因するパンチスルー
電流の問題を改善する方法としてライトドープドレイン
（ＬＤＤ）構造といわれる図４に示すような構造が使用
されている。これはソース領域やドレイン領域に隣接し
て不純物の濃度がそれより低い不純物領域（オフセット
・ゲイト領域）を設けたものである。図４に示されるの
は半導体基板４０１上に形成され、フィールド酸化物４
０２および４０３、ゲイト電極４０４、ソース領域４０
５、ドレイン領域４０６、ソース電極４０７、ドレイン
電極４０８、オフセット・ゲイト領域４０９および４１
０、層間絶縁物４１１を有する絶縁ゲイト型電界効果ト
ランジスタである。このオフセットゲート領域というの
は、この部分に電界が集中するのを緩和するために設け
られているものである。しかし、この構造では導電型を
付与する不純物のソース、ドレインからのオフセット領
域あるいはチャネル形成領域への拡散の問題を解決する
ことはできなかった。これは、半導体の導電型を付与す
る不純物は極めて熱拡散しやすい物質であるためであ
る。このことは、チャネル幅がサブミクロン以下の微細
な絶縁ゲイト型電界効果トランジスタでは重大な問題と
なる。すなわち、不純物がソースおよびドレイン方向か
らチャネル形成領域へ拡散することによって、チャネル
形成領域が導通してしまう、という問題が生じる。

【０００８】

【発明が解決しようとする課題】本発明が解決しようと
する問題点は、従来の絶縁ゲイト型電界効果トランジス
タにおけるドレイン領域からソース領域への電流ドレイ
ン耐圧の低さの問題である。

【０００９】

【課題を解決使用とする手段】本発明は、絶縁ゲイト型
電界効果トランジスタにおいて、ソース領域とゲート電
極下の半導体層との境界付近、ドレイン領域とゲート電
極下の半導体層との境界付近の少なくともどちらか一方
に炭素、窒素、酸素の内少なくとも一種類の元素が添加
された領域が設けられていることを特徴とする半導体装
置である。

【００１０】本発明における境界付近とは、異なる特性
（性質）を有する半導体（例えばＩ型半導体とＮ型半導
体、Ｐ型半導体とＮ型半導体）の接する部分（物理的接
合部）およびその接する部分の近傍、または異なる性質
を有する半導体が接して存在している場合における電気
的接合部分である。この電気的結合部分とはその場所を
通じて電気的相互作用が行なわれる電界が最も強い部分
あるいは、不純物濃度の違いあるいは不純物の種類の違
いにより生じる電子現象としての接合している部分を意
味するものである。

【００１１】本発明の構成をとった絶縁ゲイト型電界効
果トランジスタは、例えば図１に示すように、半導体基
板１０１上に形成され、フィールド絶縁物１０２および
１０３、ゲイト電極１０４、ソース領域１０５、ドレイ
ン領域１０６、ソース電極１０７、ドレイン電極１０
８、前期ソースおよびドレイン領域に隣接して炭素、窒
素、酸素の内少なくとも一種類の元素が添加された領域
（以下、異元素添加領域（foreighn element doped dra
in= ＦＤＤ）、特に酸素が注入された場合を酸素添加領
域（oxygen doped drain= ＯＤＤ）という）１０９およ
び１１０、層間絶縁膜１１１を有する。この例において
は、ＦＤＤ領域１０９および１１０には炭素が添加され
ているものとし、ゲイト電極下の半導体層がチャネル形
成領域となっている。またこの例の作製法は、ゲート電
極１０４をマスクとしてＮ型の導電型を付与する不純物
であるリンをイオン打ち込み法で打ち込み、Ｎ型の導電
型を有するソース５’ドレイン６’領域を形成するもの
である。よってソース５’、ドレイン６’領域は境界１
１２、１１３まで存在しており、炭素が添加された領域
１０９、１１０は厳密にはドレイン１０６、ソース１０
５の中に設けられることになる。

【００１２】このような構成をとったＮチャネル型のＴ
ＦＴのエネルギーバンド構造は、模式的には、図５に示
すような形になる。この場合においては、図１に示すソ
ースとチャネル、ドレインとチャネルの境界である１１
２、１１３からソース１０５、ドレイン１０６にかけて
炭素が添加された領域１０９、１１０が設けられている
ので炭素が添加されたことによってバンドギャップの大
きい部分（図５の５０２）が、空乏層のソース、ドレイ
ン側に設けられることになる。以上なような構成をとっ
た場合、図５のドレイン領域５０１からチャネル領域５
０３へ逆方向に電流がリークしようとしても、炭素、窒
素、酸素の内少なくとも一種類の元素（この場合は炭
素）が添加された領域にはバンドギャップの山５０２が
あるので、これがポテンシャル障壁となり、例えば５０
４のキャリアはソースとドレイン間に相当な電圧がかか
ってもチャネル領域５０３の方へ行くことができない。
よって、ドレイン耐圧を高くすることができる。この結
果、従来はパンチスルー電流のため電流が少しずずつス
ローリークしてしまうため図３（Ｂ）のような特性にな
ってしまうゲイト電流（Ｉ_G）とドレイン電圧（Ｖ_D）
の関係を図３（Ａ）のような改善することができる。ま
た本発明の構成をとった場合、炭素、窒素、酸素がキャ
リア発生領域（この場合は境界１１１、１１２近傍）に
おける不対結合手と結合し、中和するので再結合中心密
度が減少させることができ、デバイスとしての特性を高
めることができる。バンドギャップの山５０２の幅は図
１における炭素が添加された領域である１０９、１１０
の横方向（ソース、チャネル、ドレインを結ぶ線に平行
な方向）の厚さを変化させることによってコントロール
することができ、さらにその山の高さは、添加濃度を変
化させることでコントロールすることができる。このよ
うに、本発明は電界集中を緩和するという前述のライト
ドープドレイン（ＬＤＤ）技術とは思想的に全く異なる
技術思想のもとに達成せられるものである。

【００１３】ソース領域とゲート電極下の半導体領域、
ドレイン領域とゲート電極下の半導体領域との間に炭
素、窒素、酸素を添加することによって、ソース、ドレ
イン領域とチャネル領域との境界付近に形成されるソー
ス、ドレイン、チャネル領域を構成する半導体よりエネ
ルギーバンドギャップの広い領域（例えば図５の５０２
の部分）は、例えば半導体として珪素を用いるのであれ
ば、前記炭素、窒素、酸素を添加することによって、炭
化珪素、窒化珪素、酸化珪素からなる領域となる。炭化
珪素としてはSi_xC_1-X（０≦Ｘ＜１）で表される構成、
窒化珪素としてはSi₃N_4-X（０≦Ｘ＜４）で表される構
成、酸化珪素としてはSiO_2-X（０≦Ｘ＜２）で表される
を構成を用いることができる。

【００１４】本発明の特徴は、従来の電界集中の緩和を
行なう考え方ではなく、この電界が集中する例えばチャ
ネルとドレインの境界付近に、炭素、窒素、酸素の添加
されたバンドギャプの広い領域を設けることにより、こ
の部分にキャリアのリークを防止するバンドギャップの
山を設けたことにある。また、炭素、窒素、酸素の添加
された領域を変えることで、このバンドギャップの山の
位置を変えることができるという特徴を有する。もちろ
ん、一般的にバンドギャップの大きな材料の領域では抵
抗が大きくなり、結果的に電界集中を緩和することにも
なりうる。

【００１５】さらに本発明を、公知のＬＤＤ構造と組み
合わせるとや、実施例３に示される如き、チャネル形成
領域が台状に形成された構造（以下、台チャネル側面ド
ープ型ドレイン構造（Side Doped Drain ＳＤＤ）とい
う）と組み合わせることによって、より素子の特性を向
上せしめることが可能であることはいうまでもない。

【００１６】また、図１では半導体を活性化する不純物
は１１２および１１３までドープされているが、これら
の不純物をソース領域１０５およびドレイン領域１０６
のみに添加し、ＯＤＤ領域１０９および１１０には酸素
を微量（１立方ｃｍあたり１０の１８乗個から１０の２
１乗個）添加すると、このような酸素原子は珪素等の半
導体材料中ではドナーとなって、半導体を弱いｎ型とす
るため、ソース、ドレイン領域がｎ型である、いわゆる
ＮＭＯＳ等では、見掛け上、ＬＤＤ構造を有しているよ
うにみえる。しかも、酸素原子自体は、半導体中での動
きは通常のリン、ホウソ、ヒソ等の不純物元素に比べ
て、拡散しにくく、よって、従来のＬＤＤ構造で問題と
なった如く、ＬＤＤ領域を含むソース、ドレイン領域か
らの不純物元素の拡散によってチャネル領域が汚染さ
れ、導通してしまうという問題を避けることができる。
これはサブミクロン以下、特にクウォーターミクロン以
下のチャネル長を有する絶縁ゲイト型電界効果トランジ
スタの量産性を向上させることができる。また、このよ
うな微量な酸素の添加の場合においても、ＯＤＤ領域１
０９、１１０をソース領域１０５やドレイン領域１０６
よりも深部に設けることによって、パンチスルー電流を
防止することができることはいうまでもない。

【００１７】また半導体装置としては絶縁ゲイト型電界
効果トランジスタに限定されるものではなく半導体装置
における局部的電界集中に起因する問題（例えばスロー
リークの問題）を解決する手段として本発明が応用でき
ることはいうまでもない。

【００１８】

【実施例】〔実施例１〕本実施例の作製工程を図６に示
す。本実施例では、珪素基板にＮチャネル型ＭＯＳＦＥ
ＴとＰチャネル型ＭＯＳＦＥＴを相補的に設けた相補型
ＭＯＳＦＥＴ（ＣＭＯＳ）を作る場合を示す。本実施例
における相補型ＭＯＳＦＥＴとは、図６（Ｃ）および
（Ｄ）で示されるように、Ｐチャネル型電界効果トラン
ジスタ６１４とＮチャネル型電界効果型トランジスタ６
１５とで構成される素子をいう。このような素子は、論
理演算回路やスタティック・ランダム・アクセス・メモ
リー（ＳＲＡＭ）の記憶素子部分あるいはＳＲＡＭを含
む種々のメモリー装置の周辺回路等の半導体集積回路に
用いられる。このようなＣＭＯＳにおいては、図６
（Ｄ）に示されるようにＰチャネル型トランジスタのド
レイン電極６１１ａとＮチャネル型トランジスタのソー
ス電極６１０ｂとがリード６１２によって接続され、さ
らに、Ｐチャネル型トランジスタのゲイト電極６０４ａ
とＮチャネル型トランジスタのゲイト電極６０４ｂとが
リード６１３によって接続された構造をとっている。以
下、図６にそって、この素子の作製方法を説明する。

【００１９】まず、図６（Ａ）に示すように、高抵抗単
結晶珪素基板６０１上に、公知の不純物拡散技術、例え
ばイオン注入法等、によってｐ型不純物領域６０２ａと
ｎ型不純物領域６０２ｂを形成し、さらに、公知のフィ
ールド絶縁物形成技術、例えば、いわゆるロコス（ＬＯ
ＣＯＳ）形成技術等によって、フィールド絶縁物６０３
を形成する。このとき、各不純物領域の不純物の種類と
しては、例えば、ｐ型領域にはホウソを、ｎ型領域には
リンもしくは砒素を注入するとよい。また、不純物の濃
度としては、１立方ｃｍあたり１０の１４乗個乃至１０
の１７乗個が望ましい。不純物の種類および濃度は作製
される装置の特性や作製方法によって選択されるべき問
題である。一般に、素子が小さく、短チャネルになるに
したがって、チャネル形成領域の不純物濃度は高いこと
が、スケーリング則から要求される。

【００２０】本実施例においては、基板としてｎ型で抵
抗率が１０Ω・ｃｍのものを使用し、ｐ型領域６０２ａ
へはホウソを、ｎ型領域６０２ｂへリンをそれぞれ１立
方ｃｍあたり１０の１６乗個程度イオン注入法によって
基板に打ち込み、それぞれの領域を形成した。さらに、
公知のロコス技術を用いて、フィールド絶縁物６０３を
形成した。

【００２１】さらに厚さ５ｎｍ〜４０ｎｍのゲイト絶縁
膜を公知の乾式酸化法によって形成する。本実施例では
厚さ１０ｎｍの酸化珪素を熱酸化によって形成した。さ
らに、その上に不純物としてリンを含んだ多結晶珪素被
膜６０４を形成する。リンの濃度は、１立方ｃｍあたり
１０の１９乗個から１０の２２乗個が望ましい。本実施
例では１立方ｃｍあたり１０の２１乗個のリンを含む多
結晶珪素膜を厚さ２００ｎｍ形成した。また、多結晶珪
素膜の形成方法としては、従来のように、モノシランや
ジシランの熱分解法を用いてもよいし、モノシランやジ
シラン等のグロー放電によるプラズマ気相反応によって
形成した後、後の工程によってレーザーアニールや熱ア
ニール等によって結晶化させてもよい。特に後者の方法
を採用すると下地の半導体ドープ層に、該多結晶珪素か
らの不純物の拡散を極力防止することができる。本実施
例では従来の熱分解法を採用したが、グロー放電による
方法を採用することももちろん可能である。

【００２２】その後、該多結晶珪素被膜を選択的に除去
して、ゲイト電極６０４ａ、６０４ｂとその両端に溝６
０５を形成した。ゲイト電極の幅としては０．２〜２０
μｍが望ましい。本実施例ではゲイト電極の幅は０．４
ミクロンとした。また、溝６０５の幅は、後にＦＤＤの
領域の大きさを決定するものであるが、一般には０．０
３〜２０μｍが望ましい。この幅は作製される装置の特
性等によって決定される量であるが、本実施例では０．
１μｍとした。さらに、このように選択的に除去された
多結晶珪素膜をマスクとして、基板中に酸素イオンを１
平方ｃｍあたり０．１〜２０×１０の１５乗個を打ち込
む。酸素のかわりに窒素イオンや炭素イオン、あるいは
それらの混合したイオンであってもよい。本実施例では
酸素イオンを１平方ｃｍあたり２×１０の１５乗個打ち
込んだ。イオン注入の深さは約０．５μｍであったの
で、酸素原子の濃度は１立方ｃｍあたり４×１０の２０
乗個であると推定される。こうしてＦＤＤ領域６０６ａ
〜ｄを得る。

【００２３】このイオン注入に際しては、直に酸素イオ
ンが多結晶珪素膜に入ると、多結晶珪素膜の特性を劣化
させるので、それを避けるために、予め多結晶珪素膜の
上に十分な厚さのフォトオレジスト等の被膜を形成し、
次にこのフォトレジスト膜と多結晶珪素被膜とを同時に
選択的に除去して、ゲイト電極およびその両端の溝を形
成してもよい。この場合には、酸素イオンを注入する
際、酸素イオンは多結晶珪素膜には到達しない。

【００２４】以上のようにして、図６（Ｂ）を得る。

【００２５】さらに、ゲイト電極部以外の多結晶珪素被
膜を除去し、ゲイト電極をマスクとして自己整合的に不
純物をイオン注入法によって、基板上に不純物領域を形
成する。このとき、ｐ型領域６０２ａには、リンや砒素
等の珪素がｎ型となる不純物を、ｎ型領域６０２ｂに
は、ホウソ等の珪素がｐ型となる不純物を注入する。こ
れらの不純物領域形成は通常、ＣＭＯＳを作製する際に
用いられる技術を援用すればよい。さらに、不純物の濃
度としては１立方ｃｍあたり１０の１９乗個から１０の
２２乗個が望ましく、本実施例では、ｐ型領域に注入す
るべき不純物としては砒素を、ｎ型領域に注入するべき
不純物としてはホウソを使用し、その濃度は１立法ｃｍ
あたり１０の２１乗個であった。こうして、ｐ型領域中
にソース６０７ａとドレイン６０８ａを、ｎ型領域中に
ソース６０７ａとドレイン６０８ａを形成した。そし
て、拡散炉中にて、８００〜１０００度Ｃで１〜３０時
間アニールする。本実施例では、９００度Ｃデ３０時間
アニールした。

【００２６】さらに、全体に層間絶縁膜６０９を公知の
減圧ＣＶＤ法等によって形成し、さらに穴を形成したの
ち、アルミ等の金属被膜を選択的に形成し、ソース、ド
レインの電極６１０ａおよびｂ、６１１ａおよびｂを形
成した。アルミ被膜を選択的に残置せしめることによっ
てｐ型領域に形成されたドレイン電極６１１ａとｎ型領
域に形成された６１０ｂとをリード６１２によって接続
された構造とすることができる。このようにして、図６
（Ｃ）を得る。図６（Ｄ）には、このようにして得られ
た装置を上から見た様子を示す。

【００２７】本実施例では、ゲイト電極は多結晶珪素単
層であったが、これを多結晶珪素と金属タングステン
（あるいは金属モリブテン）もしくはタングステンシリ
サイド（あるいはモリブテンシリサイド）の積層構造
体、または金属モリブテンや金属タングステン単層、ま
たはモリブテンシリサイドやタングステンシリサイド単
層、または多結晶ゲルマニウム単体や珪素ゲルマニウム
合金、または多結晶ゲルマニウムや珪素ゲルマニウム合
金と上記材料との多層積層体としてもよい。

【００２８】〔実施例２〕図７にしたがって、本実施例
を説明する。詳細な数値、材料については実施例１と同
様なので省略する。Ｐ型単結晶珪素基板７０１上に、フ
ィールド絶縁物７０２を形成し、さらに、ゲイト絶縁膜
と多結晶珪素膜７０３を形成し、該多結晶珪素膜を選択
的に除去してゲイト電極７０４とその両端の溝７０５を
形成し、該溝によって露出した半導体基板中に酸素イオ
ンを注入し、ＦＤＤ領域７０６を形成した。こうして図
７（Ａ）を得た。

【００２９】さらに、ゲイト電極部以外の多結晶珪素を
除去し、ゲイト電極とフィールド絶縁物をマスクとし
て、比較的濃度の低い（ｎ^-型の）不純物領域７０７を
形成した。こうして図７（Ｂ）を得た。

【００３０】次に、全体に例えばプラズマＣＶＤ法によ
って厚さ１〜５μｍの酸化珪素被膜を形成し、さらに公
知の異方性エッチング技術を用いてゲイト電極の側面に
のみ酸化珪素の側壁７１０を残した状態まで除去した。
そして、該側壁とフィールド絶縁物をマスクとしてｎ型
不純物をイオン注入法によって注入し、より濃度の大き
なソース領域７０８およびドレイン領域７０９を形成し
た。こうして図７（Ｃ）を得た。この工程は、公知のＬ
ＤＤ構造を得るために用いられ、例えば、徳山他著のＶ
ＬＳＩ製造技術（日経ＢＰ、１９８９年発行）中の２３
ページに記されている。

【００３１】最後に層間絶縁膜７１１を全体に形成し、
穴開け工程の後に、金属電極７１２、７１３をソース領
域およびドレイン領域に形成して、絶縁ゲイト型電界効
果トランジスタが得られた。（図７（Ｄ））

【００３２】〔実施例３〕図８にしたがって、本実施例
を説明する。詳細な数値、材料については実施例１と同
様なので省略する。Ｐ型単結晶珪素基板８０１上に、ゲ
イト絶縁膜と多結晶珪素膜８０３を形成し、該多結晶珪
素膜、ゲイト絶縁膜および半導体基板の一部を選択的に
除去してゲイト電極８０４とその両端の溝８０５を形成
し、該溝によって露出した半導体基板中に酸素イオンを
注入し、ＦＤＤ領域８０６を形成した。半導体基板に形
成された溝の深さは、１０ｎｍ〜５００ｎｍで、本実施
例では１００ｎｍとした。こうして図８（Ａ）を得た。

【００３３】さらに、ゲイト電極部以外の多結晶珪素を
除去し、ゲイト電極をマスクとして、ｎ型不純物イオン
をイオン注入法によって基板中に打ち込み、ソース領域
８０８およびドレイン領域８０９を形成した。こうして
図８（Ｂ）を得た。

【００３４】最後に層間絶縁膜８１１を全体に形成し、
穴開け工程の後に、金属電極８１２，８１３をソース領
域およびドレイン領域に形成して、絶縁ゲイト型電界効
果トランジスタが得られた。（図８（Ｃ））

【００３５】〔実施例４〕図９にしたがって、本実施例
を説明する。詳細な数値、材料については実施例１と同
様なので省略する。Ｐ型単結晶珪素基板９０１上に、フ
ィールド絶縁物９０２を形成し、さらに、ゲイト絶縁膜
と多結晶珪素膜９０３を形成し、該多結晶珪素膜を選択
的に除去してゲイト電極９０４とその両端の溝９０５を
形成し、該溝によって露出した半導体基板中に酸素イオ
ンを注入し、ＦＤＤ領域９０６を形成した。こうして図
９（Ａ）を得た。

【００３６】さらに、ゲイト電極部以外の多結晶珪素を
除去し、全体に例えばプラズマＣＶＤ法によって厚さ１
〜５μｍの酸化珪素被膜を形成し、さらに公知の異方性
エッチング技術を用いてゲイト電極の側面にのみ酸化珪
素の側壁９１０を残した状態まで除去した。そして、該
側壁とフィールド絶縁物をマスクとしてｎ型不純物をイ
オン注入法によって、注入しソース領域９０８およびド
レイン領域９０９を形成した。こうして図９（Ｂ）を得
た。この工程は、公知のＬＤＤ構造を得るために用いら
れ、例えば、徳山他著のＶＬＳＩ製造技術（日経ＢＰ、
１９８９年発行）中の２３ページに記されている。

【００３７】最後に層間絶縁膜９１１を全体に形成し、
穴開け工程の後に、金属電極９１２、９１３をソース領
域およびドレイン領域に形成して、絶縁ゲイト型電界効
果トランジスタが得られた。（図９（Ｄ））

【００３８】

【発明の効果】本発明の構成である炭素、窒素、酸素の
添加された領域をチャネル形成領域とソース領域もしく
はドレイン領域の境界付近に設けることによって、ソー
ス、ドレイン間の耐圧の低さに起因するしきい値以下の
電圧状態において生じるスローリークの問題を解決でき
た。本実施例では、半導体基板として単結晶珪素を用い
たが、その他にも単結晶ゲルマニウム、ガリウムヒソ、
その他化合物半導体を用いてもよいことはいうまでもな
い。また、不純物の拡散方法としてはイオン注入法を採
用して説明したが、熱拡散法等の方法によって不純物を
拡散することも可能である。

【００３９】また、本発明は半導体集積回路の中心とな
る電界効果トランジスタの基本的構造に関するものであ
るから、本発明と薄膜型電界効果トランジスタと組み合
わせることも、また、本発明による電界効果トランジス
タをプレーナー型あるいはスタックト型あるいはトレン
チ型キャパシタと組み合わせてＤＲＡＭを作製すること
も可能である。

【図面の簡単な説明】

【図１】本発明の一例を示したものである。

【図２】従来の例を示す。

【図３】本発明によって得られるドレイン電圧とドレイ
ン電流の関係、並びに従来の構造におけるドレイン電圧
とドレイン電流の関係を示したのである。

【図４】従来の例を示す。

【図５】本発明の構成における模式的なエネルギーバン
ド図の概略を示す。

【図６】本発明の実施例の作成工程を示す。

【図７】本発明の実施例の作成工程を示す。

【図８】本発明の実施例の作成工程を示す。

【図９】本発明の実施例の作成工程を示す。

【符号の説明】

１０１・・・半導体基板１０２、１０３・・・フィールド絶縁物１０４・・・ゲイト電極１０５・・・ソース領域１０６・・・ドレイン領域１０７・・・ソース電極１０８・・・ドレイン電極１０９、１１０・・・異種不純物添加領域（ＦＤＤ）１１１・・・層間絶縁膜１１２、１１３・・・ＦＤＤ領域およびソース・ドレイ
ン領域の境界

【手続補正書】

【提出日】平成４年１２月２８日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

Claims

【特許請求の範囲】

【請求項１】絶縁ゲイト型電界効果トランジスタにおい
て、ソース領域とゲート電極下の半導体膜との境界付
近、ドレイン領域とゲート電極下の半導体膜との境界付
近の少なくともどちらか一方に炭素、窒素、酸素の内少
なくとも一種類の元素が添加された領域が設けられてい
ることを特徴とする半導体装置。
【請求項２】請求項１において、絶縁ゲイト型電界効果
トランジスタのゲイトの下部の半導体基板は、台上に突
出していることを特徴とする半導体装置。
【請求項３】請求項１において、ソース領域もしくはド
レイン領域は、不純物濃度の異なる少なくとも２つの領
域からなっていることを特徴とする半導体装置。
【請求項４】請求項１において、ソース領域、ドレイン
領域、半導体膜を形成する半導体は、珪素を主成分する
ものであって、炭素、窒素、酸素の内少なくとも一種類
の元素が添加された領域とは、炭化珪素、窒化珪素、酸
化珪素が添加された領域であることを特徴とする半導体
装置。
【請求項５】請求項４において、炭化珪素とは、Si_xC
_1-X（０≦Ｘ＜１）、窒化珪素とはSi₃N_4-X（０≦Ｘ＜
４）、酸化珪素とはSiO_2-X（０≦Ｘ＜２）であることを
特徴とする半導体装置。
【請求項６】半導体基板上に絶縁性の被膜および導電性
の被膜を形成する工程と、該導電性被膜の一部を選択的
に除去する工程と、前記工程において除去された部分を
通して、半導体基板表面もしくは内部に炭素、窒素、酸
素のうちの少なくとも一種類の元素を注入する工程と、
前記導電性被膜の残置した部分を選択的に除去してゲイ
ト電極を形成する工程と、前記ゲイト電極をマスクとし
て半導体基板表面もしくはその内部にソースまたはドレ
イン領域を形成する工程とを有することを特徴とする半
導体装置の作製方法。
【請求項７】半導体基板上に絶縁性の被膜および導電性
の被膜を形成する工程と、該導電性被膜の一部を選択的
に除去してゲイト電極を形成する工程と、該ゲイト電極
をマスクとして半導体基板表面もしくはその内部にソー
スもしくはドレイン領域を形成する工程と、ソースもし
くはドレイン領域に電極を形成する工程と、前記ソース
もしくはドレインの電極とゲイト電極とをマスクとして
半導体基板表面もしくは内部に炭素、窒素、酸素のうち
の少なくとも一種類の元素を注入する工程とを有するこ
とを特徴とする半導体装置の作製方法