JPH0520097A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0520097A JPH0520097A JP16810591A JP16810591A JPH0520097A JP H0520097 A JPH0520097 A JP H0520097A JP 16810591 A JP16810591 A JP 16810591A JP 16810591 A JP16810591 A JP 16810591A JP H0520097 A JPH0520097 A JP H0520097A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- timer
- instruction
- mask
- interrupt request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 マルチタスク機能を具備するマルチプロセッ
サシステムに関し、タイマ割込みを円滑に処理すること
を目的とする。 【構成】 命令実行プロセッサ２〜４ごとにインターバ
ルタイマ６〜８を設けると共に、命令プロセッサ２〜４
が、マスクを変化させる命令を実行した後にマスクの開
きを調べて保留中のタイマ割込みを処理するように構成
する。
サシステムに関し、タイマ割込みを円滑に処理すること
を目的とする。 【構成】 命令実行プロセッサ２〜４ごとにインターバ
ルタイマ６〜８を設けると共に、命令プロセッサ２〜４
が、マスクを変化させる命令を実行した後にマスクの開
きを調べて保留中のタイマ割込みを処理するように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のプロセッサを擁
する情報処理装置がマルチタスク機能を実現するために
必要なインターバルタイマに関する。
する情報処理装置がマルチタスク機能を実現するために
必要なインターバルタイマに関する。
【０００２】マルチタスク機能を有する情報処理装置で
は、一つのタスクがプロセッサを専有することがないよ
うに、プロセッサがあるタスクの処理を開始してから一
定の時間が経過した後に、予め定められたタスクの優先
順位に従って次に実行すべきタスクを選択し、プロセッ
サの制御をあるタスクから次のタスクへ切替えている。
切替えは、インターバルタイマが割込みを発生させるこ
とによって行なっている。
は、一つのタスクがプロセッサを専有することがないよ
うに、プロセッサがあるタスクの処理を開始してから一
定の時間が経過した後に、予め定められたタスクの優先
順位に従って次に実行すべきタスクを選択し、プロセッ
サの制御をあるタスクから次のタスクへ切替えている。
切替えは、インターバルタイマが割込みを発生させるこ
とによって行なっている。
【０００３】
【従来の技術】従来の情報処理装置は、インターバルタ
イマ（以下単に「タイマ」という。）を一つだけ持って
いる。図６は、従来例について説明する図である。図６
において、システムプロセッサ（以下「ＳＰＵ」とい
う。）は、外部記憶装置３７〜３９や表示装置４０と接
続されている。
イマ（以下単に「タイマ」という。）を一つだけ持って
いる。図６は、従来例について説明する図である。図６
において、システムプロセッサ（以下「ＳＰＵ」とい
う。）は、外部記憶装置３７〜３９や表示装置４０と接
続されている。
【０００４】同時に、バスによって命令実行プロセッサ
（以下「ＩＰＵ」という。）３１〜３３および主記憶３
５と接続されている。主記憶３５には、マルチタスク機
能を実現するために必要な情報を格納するシステム領域
３６がある。図６に示すように、従来は、唯一つのタイ
マ３４を持っている。
（以下「ＩＰＵ」という。）３１〜３３および主記憶３
５と接続されている。主記憶３５には、マルチタスク機
能を実現するために必要な情報を格納するシステム領域
３６がある。図６に示すように、従来は、唯一つのタイ
マ３４を持っている。
【０００５】タイマ３４は、ＳＰＵ３０に割込み要求を
発行するように一定時間ごとに通知する。ＳＰＵ３０は
各ＩＰＵ３１〜３３へ割込み要求を順次発行する。この
とき、ＳＰＵ３０は対応する割込みマスク（以下単に
「マスク」という。）を調べる。その結果マスクが開い
ていればＩＰＵ３１〜３３がその割込み要求を受け付け
るまでＳＰＵ３０は割込み要求を上げる。マスクが閉じ
ていれば割込み要求を保留する。
発行するように一定時間ごとに通知する。ＳＰＵ３０は
各ＩＰＵ３１〜３３へ割込み要求を順次発行する。この
とき、ＳＰＵ３０は対応する割込みマスク（以下単に
「マスク」という。）を調べる。その結果マスクが開い
ていればＩＰＵ３１〜３３がその割込み要求を受け付け
るまでＳＰＵ３０は割込み要求を上げる。マスクが閉じ
ていれば割込み要求を保留する。
【０００６】各ＩＰＵ３１〜３３では、同時に複数の割
込み要求があった場合に、一つの割込み要求のみを受け
付けるので、他の受け付けられない割込み要求について
はこれを保留する。ＩＰＵ３１〜３３は、機械割込みを
受け付けると、所定の情報をＳＰＵ３０へ通知し、次の
タスクを実行する。
込み要求があった場合に、一つの割込み要求のみを受け
付けるので、他の受け付けられない割込み要求について
はこれを保留する。ＩＰＵ３１〜３３は、機械割込みを
受け付けると、所定の情報をＳＰＵ３０へ通知し、次の
タスクを実行する。
【０００７】図７〜図１０は、マルチタスク機能に関連
するＩＰＵにおける処理を示すフローチャートの図であ
る。図７〜図１０において、英大文字Ｓで始まる番号
は、処理番号を示す。図７に示す処理番号Ｓ７４の内部
割込み処理の詳細は図８に示してある。図７に示す処理
番号Ｓ７６の保留した割込みの処理の詳細は図９に示し
てある。また、図８に示す処理番号Ｓ８４の機械割込み
処理の詳細は図１０に示してある。以下、フローチャー
トに示す各処理の説明の後に処理番号を括弧付きで示
す。
するＩＰＵにおける処理を示すフローチャートの図であ
る。図７〜図１０において、英大文字Ｓで始まる番号
は、処理番号を示す。図７に示す処理番号Ｓ７４の内部
割込み処理の詳細は図８に示してある。図７に示す処理
番号Ｓ７６の保留した割込みの処理の詳細は図９に示し
てある。また、図８に示す処理番号Ｓ８４の機械割込み
処理の詳細は図１０に示してある。以下、フローチャー
トに示す各処理の説明の後に処理番号を括弧付きで示
す。
【０００８】図７において、ＩＰＵは、主記憶にある命
令の取り出し（Ｓ７０）、取り出した命令の解釈（Ｓ７
１）、解釈した命令の実行を行なう（Ｓ７２）。続い
て、内部割込みがあるかないかを調べる（Ｓ７３）。そ
の結果、内部割込みがあった場合には、内部割込み処理
を行なう（Ｓ７４）。内部割込みがなかった場合には、
先に行なった命令の実行（Ｓ７２）によってマスクが開
いたかどうかを調べる（Ｓ７５）。もしも、マスクが開
いていたならば、保留した割込みの処理（Ｓ７６）に入
る。
令の取り出し（Ｓ７０）、取り出した命令の解釈（Ｓ７
１）、解釈した命令の実行を行なう（Ｓ７２）。続い
て、内部割込みがあるかないかを調べる（Ｓ７３）。そ
の結果、内部割込みがあった場合には、内部割込み処理
を行なう（Ｓ７４）。内部割込みがなかった場合には、
先に行なった命令の実行（Ｓ７２）によってマスクが開
いたかどうかを調べる（Ｓ７５）。もしも、マスクが開
いていたならば、保留した割込みの処理（Ｓ７６）に入
る。
【０００９】図８において、ＩＰＵは、内部割込みがタ
イマによるタイマ割込みであるかを調べる（Ｓ８０）。
その結果、タイマ割込みではなかった場合には、マルチ
タスク機能とは直接関係のない他の割込み処理（Ｓ８
６）を行なう。タイマ割込みであった場合には、マスク
が開いているか否かを調べる（Ｓ８１）。そして、マス
クが開いていれば、ＳＰＵからの割込み要求を解除して
（Ｓ８２）、機械割込み処理（Ｓ８４）を行なう。マス
クが閉じていれば、タイマ割込みを保留して、タイマ保
留フラグをオンにする（Ｓ８５）。
イマによるタイマ割込みであるかを調べる（Ｓ８０）。
その結果、タイマ割込みではなかった場合には、マルチ
タスク機能とは直接関係のない他の割込み処理（Ｓ８
６）を行なう。タイマ割込みであった場合には、マスク
が開いているか否かを調べる（Ｓ８１）。そして、マス
クが開いていれば、ＳＰＵからの割込み要求を解除して
（Ｓ８２）、機械割込み処理（Ｓ８４）を行なう。マス
クが閉じていれば、タイマ割込みを保留して、タイマ保
留フラグをオンにする（Ｓ８５）。
【００１０】図９において、ＩＰＵは、まずタイマ保留
フラグを読む（Ｓ９０）。そして、このタイマ保留フラ
グがオンになっていないかを調べる（Ｓ９１）。もし
も、タイマ保留フラグがオンになっていたならば、ＳＰ
Ｕからの割込み要求を解除し（Ｓ９２）、オンになって
いるタイマ保留フラグをオフにして（Ｓ９３）機械割込
み処理（Ｓ９４）を行なう。
フラグを読む（Ｓ９０）。そして、このタイマ保留フラ
グがオンになっていないかを調べる（Ｓ９１）。もし
も、タイマ保留フラグがオンになっていたならば、ＳＰ
Ｕからの割込み要求を解除し（Ｓ９２）、オンになって
いるタイマ保留フラグをオフにして（Ｓ９３）機械割込
み処理（Ｓ９４）を行なう。
【００１１】図１０において、ＩＰＵは、まずマスクを
閉じて（Ｓ１００）他の割込みを受け付けないようにす
る。次に、タスクのスケジューリング処理を行なう（Ｓ
１０１）。ここで、次に実行するタスクを選択して、そ
のタスクを実行する環境を整える。続いて、タイマに初
期値を設定する（Ｓ１０２）。タイマは次のタイマ割込
みを発生させるために再び決められた時間を計測し始め
る。最後に、機械割込みから復帰して（Ｓ１０３）、次
のタスクの実行に入る。
閉じて（Ｓ１００）他の割込みを受け付けないようにす
る。次に、タスクのスケジューリング処理を行なう（Ｓ
１０１）。ここで、次に実行するタスクを選択して、そ
のタスクを実行する環境を整える。続いて、タイマに初
期値を設定する（Ｓ１０２）。タイマは次のタイマ割込
みを発生させるために再び決められた時間を計測し始め
る。最後に、機械割込みから復帰して（Ｓ１０３）、次
のタスクの実行に入る。
【００１２】
【発明が解決しようとする課題】以上説明したような情
報処理装置において、ＳＰＵは、各ＩＰＵに対して順番
に割込み要求を発行していかなければならない。また、
タスクを切替えるために各ＩＰＵを一度停止させ、再起
動させる必要がある。そのため、ＩＰＵの数が多くなる
につれて、割込みのためにかかる負荷が大きくなりシス
テム効率が悪くなるという問題点があった。
報処理装置において、ＳＰＵは、各ＩＰＵに対して順番
に割込み要求を発行していかなければならない。また、
タスクを切替えるために各ＩＰＵを一度停止させ、再起
動させる必要がある。そのため、ＩＰＵの数が多くなる
につれて、割込みのためにかかる負荷が大きくなりシス
テム効率が悪くなるという問題点があった。
【００１３】また、ＩＰＵが実行する命令は、全てがマ
スクを変化させるわけではない。中には、マスクを変化
させないものもある。しかし、従来において、ＳＰＵは
ＩＰＵがどのような命令を実行したのかがわからないの
で、全ての命令について、その命令実行後にマスクが変
化したかどうかを調べていた。すなわち、不必要な処理
を行なっているという問題点があった。
スクを変化させるわけではない。中には、マスクを変化
させないものもある。しかし、従来において、ＳＰＵは
ＩＰＵがどのような命令を実行したのかがわからないの
で、全ての命令について、その命令実行後にマスクが変
化したかどうかを調べていた。すなわち、不必要な処理
を行なっているという問題点があった。
【００１４】本発明は、このような従来の問題点に鑑
み、マルチタスク機能を具備するマルチプロセッサシス
テムにおいて、タイマ割込みを円滑に処理することを目
的とする。
み、マルチタスク機能を具備するマルチプロセッサシス
テムにおいて、タイマ割込みを円滑に処理することを目
的とする。
【００１５】
【課題を解決するための手段】本発明によれば、上述の
目的は前記特許請求の範囲に記載した手段により達成さ
れる。すなわち、本発明は、システムプロセッサと複数
の命令実行プロセッサとを擁し、マルチタスク機能を具
備する情報処理装置において、インターバルタイマに所
定の時間を設定する手段と、インターバルタイマが計測
している時間を読出す手段と、インターバルタイマが発
行する割込み要求を解除する手段と、割込み要求があっ
たときに対応する割込みマスクが閉じていた場合に割込
み要求を保留する手段と、割込みマスクを変化させる命
令の実行後に割込みマスクの開閉と保留中の割込み要求
の有無とを調べる手段と、該調べる手段の結果に従って
機械割込みを行なう手段とを具備する命令実行プロセッ
サごとにインターバルタイマを設ける情報処理装置であ
る。
目的は前記特許請求の範囲に記載した手段により達成さ
れる。すなわち、本発明は、システムプロセッサと複数
の命令実行プロセッサとを擁し、マルチタスク機能を具
備する情報処理装置において、インターバルタイマに所
定の時間を設定する手段と、インターバルタイマが計測
している時間を読出す手段と、インターバルタイマが発
行する割込み要求を解除する手段と、割込み要求があっ
たときに対応する割込みマスクが閉じていた場合に割込
み要求を保留する手段と、割込みマスクを変化させる命
令の実行後に割込みマスクの開閉と保留中の割込み要求
の有無とを調べる手段と、該調べる手段の結果に従って
機械割込みを行なう手段とを具備する命令実行プロセッ
サごとにインターバルタイマを設ける情報処理装置であ
る。
【００１６】
【作用】図１は、本発明の原理説明図である。図１にお
いて、ＳＰＵ１は、外部記憶装置１１〜１３や表示装置
１４と接続されている。同時に、バスによってＩＰＵ２
〜４および主記憶９と接続されている。主記憶９には、
マルチタスク機能を実現するために必要な情報を格納す
るシステム領域１０がある。そして、各プロセッサ１〜
４はタイマ５〜８を持っている。
いて、ＳＰＵ１は、外部記憶装置１１〜１３や表示装置
１４と接続されている。同時に、バスによってＩＰＵ２
〜４および主記憶９と接続されている。主記憶９には、
マルチタスク機能を実現するために必要な情報を格納す
るシステム領域１０がある。そして、各プロセッサ１〜
４はタイマ５〜８を持っている。
【００１７】ＩＰＵは、自己が持つタイマが発行する割
込み要求に従ってタスクを切替えてマルチタスク機能を
実現する。ＩＰＵは、タイマからの割込み要求を検出す
ると、マスクの開閉を調べる手段、割込み要求を保留す
る手段、割込み要求の保留を解除する手段、実行した命
令がマスクを変化させるものかを調べる手段、保留した
割込み要求の有無を調べる手段、割込み要求を解除する
手段、必要に応じて機械割込みを行なう手段、タイマに
所定の時間を設定する手段を用いて、割込み制御を行な
う。
込み要求に従ってタスクを切替えてマルチタスク機能を
実現する。ＩＰＵは、タイマからの割込み要求を検出す
ると、マスクの開閉を調べる手段、割込み要求を保留す
る手段、割込み要求の保留を解除する手段、実行した命
令がマスクを変化させるものかを調べる手段、保留した
割込み要求の有無を調べる手段、割込み要求を解除する
手段、必要に応じて機械割込みを行なう手段、タイマに
所定の時間を設定する手段を用いて、割込み制御を行な
う。
【００１８】
【実施例】図２は、タイマの構成例を示す図である。図
２において、ＩＰＵ１５はタイマ１６に所定の時間を設
定する。タイマ１６は、所定の時間が経過したときにＩ
ＰＵ１５へ割込み要求信号を出力する。タイマカウンタ
１７には、レシーバ回路２４を通してＩＰＵ１５が出力
する所定の時間が設定される。この設定時間は、セレク
タ１８およびドライバ回路２５を通してＩＰＵ１５で読
むことができる。タイマカウンタ１７の設定時間は、Ａ
ＮＤ回路２０の出力であるカウントダウン信号に従って
減少していく。
２において、ＩＰＵ１５はタイマ１６に所定の時間を設
定する。タイマ１６は、所定の時間が経過したときにＩ
ＰＵ１５へ割込み要求信号を出力する。タイマカウンタ
１７には、レシーバ回路２４を通してＩＰＵ１５が出力
する所定の時間が設定される。この設定時間は、セレク
タ１８およびドライバ回路２５を通してＩＰＵ１５で読
むことができる。タイマカウンタ１７の設定時間は、Ａ
ＮＤ回路２０の出力であるカウントダウン信号に従って
減少していく。
【００１９】設定時間が減り、ある値になるとチェック
回路１９がその値を検出してチェック信号を出力する。
ここでは、その値をゼロとする。このチェック信号によ
ってＡＮＤ回路２１の出力がオンとなってフリップフロ
ップ（以下、「ＦＦ」という。）回路２２がセット状態
となる。
回路１９がその値を検出してチェック信号を出力する。
ここでは、その値をゼロとする。このチェック信号によ
ってＡＮＤ回路２１の出力がオンとなってフリップフロ
ップ（以下、「ＦＦ」という。）回路２２がセット状態
となる。
【００２０】ＦＦ回路２２の出力は、ドライバ回路２６
を通して割込み要求信号となってＩＰＵ１５へ出力され
る。ＦＦ回路２２は、タイマカウンタ１７に所定の時間
を設定するためのタイマ値セット信号若しくは割込み要
求を解除するための割込み要求解除信号によってＯＲ回
路２３の出力がオンになるとリセット状態になる。な
お、上述したカウントダウン信号は、タイマ有効信号が
オンの間はタイマ用クロック信号と等しくなり、タイマ
有効信号がオフの間は無効な信号となる。
を通して割込み要求信号となってＩＰＵ１５へ出力され
る。ＦＦ回路２２は、タイマカウンタ１７に所定の時間
を設定するためのタイマ値セット信号若しくは割込み要
求を解除するための割込み要求解除信号によってＯＲ回
路２３の出力がオンになるとリセット状態になる。な
お、上述したカウントダウン信号は、タイマ有効信号が
オンの間はタイマ用クロック信号と等しくなり、タイマ
有効信号がオフの間は無効な信号となる。
【００２１】図３は、図２に示すタイマの動作を説明す
るタイミングチャートの図である。図３において、タイ
マカウント値は、タイマカウンタ１７に設定されている
時間を示す。Ｊ端子入力は、ＡＮＤ回路２１の出力であ
りＦＦ回路２２のＪ端子に入力される信号を示す。Ｋ端
子入力は、ＯＲ回路２３の出力であり、ＦＦ回路２３の
Ｋ端子に入力される信号を示す。なお、図３において、
タイマ有効信号はオンであるとする。
るタイミングチャートの図である。図３において、タイ
マカウント値は、タイマカウンタ１７に設定されている
時間を示す。Ｊ端子入力は、ＡＮＤ回路２１の出力であ
りＦＦ回路２２のＪ端子に入力される信号を示す。Ｋ端
子入力は、ＯＲ回路２３の出力であり、ＦＦ回路２３の
Ｋ端子に入力される信号を示す。なお、図３において、
タイマ有効信号はオンであるとする。
【００２２】タイマ有効信号がオンなので、カウントダ
ウン信号はタイマ用クロック信号と等しくなる。タイマ
カウント値は、カウントダウン信号のパルスを受けるた
びに減少している。クロック信号は、タイマカウンタ１
７およびＦＦ回路２２の動作タイミングを指示する。英
字符Ｔａが示すクロック信号のパルスによって、タイマ
カウンタ１７の出力する値が“１”から“０”に変化す
る。チェック信号は、この“０”によってオンになる。
ウン信号はタイマ用クロック信号と等しくなる。タイマ
カウント値は、カウントダウン信号のパルスを受けるた
びに減少している。クロック信号は、タイマカウンタ１
７およびＦＦ回路２２の動作タイミングを指示する。英
字符Ｔａが示すクロック信号のパルスによって、タイマ
カウンタ１７の出力する値が“１”から“０”に変化す
る。チェック信号は、この“０”によってオンになる。
【００２３】Ｋ端子入力は、カウントダウン信号とチェ
ック信号との論理積であり、両方の信号がオンの時にオ
ンになる。英字符Ｔｂが示すクロック信号のパルスによ
ってＦＦ回路２２が動作し、Ｊ端子入力のオンによって
セット状態となる。そのため、割込み要求信号がオンに
なる。
ック信号との論理積であり、両方の信号がオンの時にオ
ンになる。英字符Ｔｂが示すクロック信号のパルスによ
ってＦＦ回路２２が動作し、Ｊ端子入力のオンによって
セット状態となる。そのため、割込み要求信号がオンに
なる。
【００２４】その後、英字符Ｔｃが示すクロック信号の
パルスによってＦＦ回路２２が動作し、この時タイマ値
セット信号がオンであると、Ｋ端子入力のオンによって
ＦＦ回路２２はリセット状態となる。そのため、割込み
要求信号がオフとなり、タイマカウンタ１７には所定の
カウントダウン値が設定される。
パルスによってＦＦ回路２２が動作し、この時タイマ値
セット信号がオンであると、Ｋ端子入力のオンによって
ＦＦ回路２２はリセット状態となる。そのため、割込み
要求信号がオフとなり、タイマカウンタ１７には所定の
カウントダウン値が設定される。
【００２５】図４は、ＩＰＵのファームウエア制御を示
すフローチャートの図である。図４に示す処理番号Ｓ４
２の各命令の処理の詳細は、図５に示してある。また、
処理番号Ｓ４４の内部割込み処理の詳細は図８に示して
あり、その説明は上述したとおりである。図５は、各命
令の処理を示すフローチャートの図であり、ここに示す
処理番号Ｓ５３の保留した割込みの処理の詳細は図９に
示してあり、その説明は上述したとおりである。但し、
本発明において、割込み要求を発行するのは、そのＩＰ
Ｕが持つタイマであるので、解除する割込み要求は、そ
のタイマからのものである。
すフローチャートの図である。図４に示す処理番号Ｓ４
２の各命令の処理の詳細は、図５に示してある。また、
処理番号Ｓ４４の内部割込み処理の詳細は図８に示して
あり、その説明は上述したとおりである。図５は、各命
令の処理を示すフローチャートの図であり、ここに示す
処理番号Ｓ５３の保留した割込みの処理の詳細は図９に
示してあり、その説明は上述したとおりである。但し、
本発明において、割込み要求を発行するのは、そのＩＰ
Ｕが持つタイマであるので、解除する割込み要求は、そ
のタイマからのものである。
【００２６】図４において、ＩＰＵは、主記憶にある命
令の取り出し（Ｓ４０）、取り出した命令の解釈（Ｓ４
１）、解釈した各命令の処理（Ｓ４２）を行なう。続い
て、内部割込みがあるかないかを調べる（Ｓ４３）。そ
の結果、内部割込みがあった場合には、内部割込み処理
を行ない（Ｓ４４）、それから次の命令を取り出す（Ｓ
４０）。内部割込みがなかった場合には、そのまま次の
命令を取り出す（Ｓ４０）。
令の取り出し（Ｓ４０）、取り出した命令の解釈（Ｓ４
１）、解釈した各命令の処理（Ｓ４２）を行なう。続い
て、内部割込みがあるかないかを調べる（Ｓ４３）。そ
の結果、内部割込みがあった場合には、内部割込み処理
を行ない（Ｓ４４）、それから次の命令を取り出す（Ｓ
４０）。内部割込みがなかった場合には、そのまま次の
命令を取り出す（Ｓ４０）。
【００２７】図５において、ＩＰＵは、解釈した命令を
実行する（Ｓ５０）。そして、実行した命令がマスクを
変化させる命令であるかをみる（Ｓ５１）。マスクを変
化させる命令であった場合には、先に行なった命令の実
行（Ｓ５０）によってマスクが開いたかどうかを調べる
（Ｓ５２）。その結果、マスクが開いていれば保留した
割込みの処理（Ｓ５３）に入る。
実行する（Ｓ５０）。そして、実行した命令がマスクを
変化させる命令であるかをみる（Ｓ５１）。マスクを変
化させる命令であった場合には、先に行なった命令の実
行（Ｓ５０）によってマスクが開いたかどうかを調べる
（Ｓ５２）。その結果、マスクが開いていれば保留した
割込みの処理（Ｓ５３）に入る。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
それぞれのＩＰＵにタイマを持たせているので割込みの
ためにかかる負荷を分散させることができる。また、マ
スクを変化させない命令の実行後はマスクの開閉を調べ
ないので、不必要な処理を行なわなくても済む。よっ
て、本発明には、システム効率を著しく良化させるとい
う利点がある。
それぞれのＩＰＵにタイマを持たせているので割込みの
ためにかかる負荷を分散させることができる。また、マ
スクを変化させない命令の実行後はマスクの開閉を調べ
ないので、不必要な処理を行なわなくても済む。よっ
て、本発明には、システム効率を著しく良化させるとい
う利点がある。
【図１】本発明の原理説明図である。
【図２】タイマの構成例を示す図である。
【図３】図２に示すタイマの動作を示すタイミングチャ
ートの図である。
ートの図である。
【図４】ＩＰＵのファームウエア制御を示すフローチャ
ートの図である。
ートの図である。
【図５】各命令の処理を示すフローチャートの図であ
る。
る。
【図６】従来例について説明する図である。
【図７】従来のファームウエア制御を示すフローチャー
トの図である。
トの図である。
【図８】内部割込み処理を示すフローチャートの図であ
る。
る。
【図９】保留した割込みの処理を示すフローチャートの
図である。
図である。
【図１０】機械割込み処理を示すフローチャートの図で
ある。
ある。
１，３０ ＳＰＵ ２〜４，１５，３１〜３３ ＩＰＵ ５〜８，１６，３４ タイマ ９，３５ 主記憶 １０，３６ システム領域 １１〜１３，３７〜３９ 外部記憶装置 １４，４０ 表示装置 １７ タイマカウンタ １８ セレクタ １９ チェック回路 ２０，２１ ＡＮＤ回路 ２２ ＦＦ回路 ２３ ＯＲ回路 ２４ レシーバ回路 ２５，２６ ドライバ回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 システムプロセッサと複数の命令実行プ
ロセッサとを擁し、マルチタスク機能を具備する情報処
理装置において、 インターバルタイマに所定の時間を設定する手段と、イ
ンターバルタイマが計測している時間を読出す手段と、
インターバルタイマが発行する割込み要求を解除する手
段と、割込み要求があったときに対応する割込みマスク
が閉じていた場合に割込み要求を保留する手段と、割込
みマスクを変化させる命令の実行後に割込みマスクの開
閉と保留中の割込み要求の有無とを調べる手段と、該調
べる手段の結果に従って機械割込みを行なう手段とを具
備する命令実行プロセッサごとにインターバルタイマを
設けることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168105A JP2902503B2 (ja) | 1991-07-09 | 1991-07-09 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168105A JP2902503B2 (ja) | 1991-07-09 | 1991-07-09 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520097A true JPH0520097A (ja) | 1993-01-29 |
| JP2902503B2 JP2902503B2 (ja) | 1999-06-07 |
Family
ID=15861940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168105A Expired - Fee Related JP2902503B2 (ja) | 1991-07-09 | 1991-07-09 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2902503B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915517B1 (en) | 1999-07-06 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0266632A (ja) * | 1988-09-01 | 1990-03-06 | Agency Of Ind Science & Technol | 割込み制御方式 |
| JPH0317722A (ja) * | 1989-06-15 | 1991-01-25 | Nec Corp | 基準時間割込み方法 |
-
1991
- 1991-07-09 JP JP3168105A patent/JP2902503B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0266632A (ja) * | 1988-09-01 | 1990-03-06 | Agency Of Ind Science & Technol | 割込み制御方式 |
| JPH0317722A (ja) * | 1989-06-15 | 1991-01-25 | Nec Corp | 基準時間割込み方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915517B1 (en) | 1999-07-06 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2902503B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| JPH0376496B2 (ja) | ||
| TW200414055A (en) | System, method and software for reducing interrupt latency while polling in system management mode | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH03196225A (ja) | プログラマブル割込みコントローラ | |
| JPS62115542A (ja) | 情報処理装置 | |
| JPH0520097A (ja) | 情報処理装置 | |
| JP4609113B2 (ja) | プロセッサ | |
| JP3093374B2 (ja) | 割り込みコントローラ | |
| EP0275125B1 (en) | Data processor capable of accessing the content of internal counters at a high speed | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JP2712730B2 (ja) | エバリュエーションチップ | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JPH03257665A (ja) | 情報処理装置 | |
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JP2001084142A (ja) | マイクロプロセッサ | |
| JPH0330022A (ja) | 情報処理装置 | |
| JPH04191938A (ja) | 情報処理システム | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JPH04293126A (ja) | データ処理装置のリピート回路 | |
| JPH0477933A (ja) | 評価用マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| LAPS | Cancellation because of no payment of annual fees |