JPH052019B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信装置などに多用される位相同期発
振器に係り、特にその基準入力信号が障害となつ
た後も、障害発生以前の周波数を保持し得る位相
同期発振器に関するものである。

〔従来の技術〕

従来の位相同期発振器の一例を第３図に示し説
明する。

従来の位相同期発振器は、この第３図に示すよ
うに、入力端子１００に加えられる基準入力信号
と電圧制御発振器５の出力信号の位相産を比較
し、この位相差に比例した電圧を上記の電圧制御
発振器５に制御電圧として与える位相比較回路１
より構成される。

〔発明が解決しようとする問題点〕

上述した従来の位相同期発振器では、入力端子
１００に加えられる基準入力信号に障害が発生す
ると、一般に位相比較回路１に加えられる２つの
信号の位相差は不定となる。この結果位相比較回
路１から電圧制御発振器５に与えられる制御電圧
も不定となり、電圧制御発振器５の出力周波数
は、基準入力信号に障害が発生する以前の周波数
と大きく異なつてしまうという問題点があつた。

そして、従来の位相同期発振器においても上記
の問題点を補うため、基準入力信号が障害となつ
た場合に、電圧制御発振器５がその中心周波数を
発生し得る機能を付加したものが知られている。

しかしながら、このような機能を有する従来の
位相発振器においても一般に電圧制御発振器５の
中心周波数と基準入力信号が正常に与えられてい
る場合の出力周波数が異なるため、上記の問題点
を本質的に解決し得なかつた。

〔問題点を解決するための手段〕

本発明による位相同期発振器は、電圧制御発振
器と、与えられたクロツク信号を制御信号に応じ
て加算または減算計数する計数回路と、この計数
回路の出力信号を電圧に変換し上記電圧制御発振
器に制御電圧を与えるデイジタル・アナログ変換
回路と、上記電圧制御発振器の出力信号と基準入
力信号の位相差に応じた電圧を発生する位相比較
回路と、この位相比較回路の出力電圧と上記電圧
制御発振器の制御電圧を比較し上記計数回路に制
御信号を与える電圧比較回路と、クロツク信号を
発生するクロツク発生回路と、上記基準入力信号
の障害を検出する障害検出回路と、この障害検出
回路の出力信号を一方の入力とし、上記クロツク
発生回路からのクロツク信号を他方の入力としそ
の障害検出回路の出力信号に応じてそのクロツク
信号を阻止し上記計数回路にクロツク信号を与え
る論理回路とを備えてなるようにしたものであ
る。

〔作用〕

本発明においては、基準入力信号が障害となつ
た場合においても、その出力周波数を基準入力に
障害が発生する以前の値に保持する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説
明する。

第１図は本発明による位相同期発振器の一実施
例を示すブロツク図である。

図において、１００は基準入力信号が印加され
る入力端子、２００は出力信号が得られる出力端
子である。

そして、１は入力端子１００からの基準入力信
号と電圧制御発振器５の出力信号の位相を比較し
その位相差に応じた電圧を発生する位相比較回
路、２はこの位相比較回路１の出力電圧と上記電
圧制御発振器５の制御電圧を比較し後述する計数
回路に制御信号を与える電圧比較回路で、この電
圧比較回路２は両者の電圧差に応じて２つの論理
レベルを発生するように構成されている。ここで
は便宜上、位相比較回路１の出力電圧が電圧制御
発振器５の制御電圧よりも高い場合には論理レベ
ル“１”を発生し、また、制御電圧よりも低い場
合には論理レベル“０”を発生するものとする。

３は与えられたクロツク信号を上記の電圧比較
回路２より与えられる制御信号に応じて加算また
は減算計数する計数回路で、アツプダウンカウン
タなどにより構成される。なお、この実施例で
は、制御信号として論理レベル“１”を与えられ
ている場合には加算計数を行い、論理レベル
“０”を与えられている場合には減算計数を行う
ものとする。

４はこの計数回路３の出力信号であるデイジタ
ル信号をアナログ電圧に変換し、電圧制御発振器
５に制御電圧を与えるデイジタル・アナログ変換
回路（以下、Ｄ／Ａ変換回路と呼称する）、６は
計数回路３に与えるためのクロツク信号を発生す
るクロツク発生回路、７は基準入力信号の障害を
検出する障害検出回路で、この障害検出回路７は
基準入力信号に障害がない場合は論理レベル
“１”を出力し、障害状態では論理レベル“０”
を出力するように構成されている。８はこの障害
検出回路７の出力信号を一方の入力とし上記クロ
ツク発生回路６からのクロツク信号を他方の入力
とし障害検出回路７の出力信号に応じてクロツク
信号を阻止し計数回路３にクロツク信号を与える
論理回路で、この論理回路８は上述したように、
クロツク発生回路６からのクロツク信号と障害検
出回路７の出力信号を２つの入力信号としてお
り、この実施例では単純なアンド（AND）回路
である。この結果、基準入力信号が正常な場合
は、クロツク発生回路６からのクロツク信号は上
記の計数回路３に与えられるが、基準入力信号が
障害状態となると論理回路８により阻止され、計
数回路３にはクロツク信号が与えられない。

つぎにこの第１図に示す実施例の動作を説明す
る。

まず、基準入力信号が正常な場合の動作につい
て説明する。

入力端子１００に与えられる基準入力信号が正
常な場合には、障害検出回路７は論理レベル
“１”を発生するので、ロツク発生回路６からの
クロツク信号は論理回路８を介して計数回路３に
与えられる。

そして、位相比較回路１はこの第１図に示す本
位相同期発振器の入出力信号の位相差に応じた電
圧を発生している。また、この電圧は常に電圧比
較回路２により電圧制御発振器５の制御電圧と比
較されている。

この電圧比較の結果、位相比較回路１の出力電
圧が電圧制御発振器５の制御電圧よりも高い場合
には、電圧比較回路２は論理レベル“１”を出力
するから計数回路３は加算計数を行なう。この結
果、計数回路３の計数結果出力は増加するので、
この信号をアナログ電圧に変換するＤ／Ａ変換回
路４の出力である電圧制御発振器５の制御電圧も
上昇する。

また、逆に、位相比較回路１の出力電圧が電圧
制御発振器５の制御電圧よりも低い場合には、上
記と逆に、電圧比較回路２は論理レベル“０”を
出力するから、計数回路３は減算計数を行ない、
Ｄ／Ａ変換回路４の出力電圧は下降する。

以上の結果、本発明の位相同期発振器では、位
相比較回路１の出力電圧と、電圧制御発振器５の
制御電圧は常に等しくなるよう制御されるので、
わずかな量子化誤差を除けば、位相比較回路１の
出力電圧が直接電圧制御発振器５の制御電圧とし
て与えられている従来の位相同期発振器と等しい
動作を行なう。

つぎに、入力端子１００に与えられる基準入力
信号に障害が発生した場合の動作について説明す
る。

上記の状態になると、障害検出回路７はただち
に、障害を検出し、論理レベル“０”を発生す
る。この結果、クロツク発生回路６からのクロツ
ク信号は論理回路８において阻止され、計数回路
３には与えられない。したがつて、計数回路３の
出力信号は基準入力信号に障害が発生する以前の
値を保持することになる。よつて、この信号をア
ナログ電圧に変換するＤ／Ａ変換回路４の出力電
圧、すなわち、電圧制御発振器５の制御電圧も基
準入力信号に障害が発生する以前の値を保持する
ので、電圧制御発振器５の出力周波数は、基準入
力信号に障害が発生する以前の値のまま変化しな
い。

以上の説明のように、本発明の位相同期発振器
は基準入力信号が正常な場合は従来の位相同期発
振器と同等の動作を行ない、基準入力信号に障害
が発生した場合には、障害発生以前の周波数を保
持することができる。

なお、この第１図に示す実施例は、動作の説明
を容易にするため、位相同期発振器に種々の特性
を与えるため付加されるループフイルタを有さな
い、最も単純な位相同期発振器に対して本発明を
適用した場合を示したが、ループフイルタを有す
る位相同期発振器に対しても本発明を適用するこ
とができるので、以下、この場合について説明す
る。

第２図は本発明の他の実施例を示すブロツク図
で、ループフイルタを有する位相同期発振器を示
すものである。

この第２図において第１図と同一符号のものは
相当部分を示し、９は位相比較回路１と電圧比較
回路２との間に挿入されたループフイルタであ
る。

そして、位相比較回路１の出力信号はこのルー
プフイルタ９を介して電圧比較回路２に与えられ
るので、基準入力信号が正常な場合には、前述の
第１図に対する説明と同様にして、電圧制御発振
器５の制御電圧はこのループフイルタ９の出力電
圧と等しく制御される。

したがつて、この第２図に示す位相同期発振器
は、従来のループフイルタを有する位相同期発振
器と等しい動作特性を示す。また、基準入力信号
に障害が発生した場合も、前述の第１図の場合と
同様に、基準入力信号に障害が発生する以前のル
ープフイルタ９の出力電圧が保持されるので、出
力周波数は変化しない。

なお、この第２図に示す実施例からも明らかな
ように、本発明の位相同期発振器は、従来の位相
同期発振器における電圧制御発振器の制御電圧に
相当する信号と等しくなるようＤ／Ａ変換回路を
制御し、その値をデイジタル信号により保持する
ため、位相同期発振器を構成する位相比較回路や
ループフイルタの特性およびその有無について何
ら制限を加えない。したがつて、基準入力信号が
正常な場合の諸特性を、従来の位相同期発振器と
同等とすることができる。

〔発明の効果〕

以上説明したように、本発明によれば、簡単な
回路構成により、基準入力信号が正常な場合は、
従来の位相同期発振器と同等の特性を有し、基準
入力信号に障害が発生した場合にも障害発生前の
基準入力信号に同期した出力周波数を保持し、基
準入力障害時の出力周波数変化を極めて小さくす
ることができるので、実用上の効果は極めて大で
ある。

【図面の簡単な説明】

第１図は本発明による位相同期発振器の一実施
例を示すブロツク図、第２図は本発明の他の実施
例を示すブロツク図、第３図は従来の位相同期発
振器の一例を示すブロツク図である。 １……位相比較回路、２……電圧比較回路、３
……計数回路、４……Ｄ／Ａ変換回路、５……電
圧制御発振器、６……クロツク発生回路、７……
障害検出回路、８……論理回路。

Claims (1)

【特許請求の範囲】
1. １ 電圧制御発振器と、与えられたクロツク信号
   を制御信号に応じて加算または減算計数する計数
   回路と、この計数回路の出力信号を電圧に変換し
   前記電圧制御発振器に制御電圧を与えるデイジタ
   ル・アナログ変換器と、前記電圧制御発振器の出
   力信号と基準入力信号の位相差に応じた電圧を発
   生する位相比較回路と、この位相比較回路の出力
   電圧と前記電圧制御発振器の制御電圧を比較し前
   記計数回路に制御信号を与える電圧比較回路と、
   クロツク信号を発生するクロツク発生回路と、前
   記基準入力信号の障害を検出する障害検出回路
   と、この障害検出回路の出力信号を一方の入力と
   し前記クロツク発生回路からのクロツク信号を他
   方の入力とし該障害検出回路の出力信号に応じて
   該クロツク信号を阻止し前記計数回路にクロツク
   信号を与える論理回路とを備えてなることを特徴
   とする位相同期発振器。