JPH0520216A - バス監視機構付きメモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 スロットの数の影響を受けることなく、更に
バス監視時に構成を変化させる必要の無いバス監視機構
付きメモリ装置を提供する。 【構成】 監視制御部１７において、システムバスＳＢ
上の監視対象とするアクセスの発生を検出する。このア
クセスの発生時、アドレスセレクタ１３は、アドレスバ
スＡＢ上のアドレス信号を阻止し、アドレス発生部１６
の出力する書込みアドレスをメモリアレイ１１に出力す
る。そして、書込みセレクタ１４は、アドレスバスＡＢ
上のアドレス信号と、制御バスＣＢ上の制御情報、そし
てデータバスＤＢ上のデータを選択的にメモリアレイ１
１に供給し、書込みアドレスの示す領域にアドレス信
号、制御情報、そしてデータを書込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システムバス上での障
害を検出するバス監視機構を備えたバス監視機構付きメ
モリ装置に関する。

【０００２】

【従来の技術】コンピュータの構成要素として、中央処
理装置を初め、ＲＡＭやＲＯＭから構成されるメモリ装
置、更にはキーボード、ディスプレイ、磁気記憶装置等
から構成される入出力制御装置を挙げることができ、各
装置は、制御バス、アドレスバス、データバスから構成
されるシステムバスにより接続され、各構成要素の間で
各種情報の送受信を行なう。一般に、システムバスへの
装置の接続は、一部もしくは全部の装置について、脱着
自在な構成が取られる。これは、障害の発生した装置の
交換及び構成要素の変更等に容易に対応するために実施
されている。脱着自在な、システムバス上の構成を、こ
こではスロットと呼ぶことにする。

【０００３】図２に、一般的なコンピュータの構成図を
示す。図に示すように、制御バスＣＢ、アドレスバスＡ
Ｂ、データバスＤＢから構成されるシステムバスＳＢに
は、中央処理装置１、メモリ装置２、入出力制御装置３
が接続され、更にスロット４を介してバス監視装置５が
接続されている。中央処理装置１は、所定のプログラム
に基づいた各種演算処理を行なうものである。メモリ装
置２は、中央処理装置１が参照するプログラムやデー
タ、更には中央処理装置の演算結果を記憶するＲＯＭや
ＲＡＭから構成されるものである。入出力制御装置３
は、キーボードやディスプレイ、更には磁気記憶装置等
から構成されるものである。

【０００４】バス監視装置５は、システムバスＳＢに接
続された各装置に障害が発生した場合に、その原因とな
る部分の解析を目的として、システムバスＳＢ上の情
報、具体的には、アクセスアドレス（アドレス信号）、
アクセス属性（制御情報）、アクセスデータ（データ）
等の収集（バス監視）を行なうものである。以上の構成
のコンピュータにおいて、バス監視装置５は、通常、動
作させず、必要な場合のみ動作させ、バス監視を行な
う。

【０００５】即ち、コンピュータの動作に不可欠ではな
い装置がシステムバスＳＢに接続されていることにな
る。システムバスＳＢ上にスロットが１つ、即ちスロッ
ト４しか存在せず、例えばＳＣＳＩ規格の入出力装置等
をシステムバスＳＢに接続したい場合、スロット４を複
数のスロットに拡張するインタフェースを用意し、この
インタフェースに２つの装置を接続する、もしくは、通
常はＳＣＳＩ規格の入出力装置等をスロット４に接続
し、障害が発生した場合のみスロット４に接続する装置
をバス監視装置５に変更する等の方法が取られていた。

【０００６】

【発明が解決しようとする課題】以上説明した２つの方
法を実施する場合、まず、複数の装置をスロット４に接
続する場合、特別なインタフェースを用意しなければな
らないといった問題が生じていた。また、障害が発生し
た場合のみバス監視装置５を接続する場合、障害の発生
時と、バス監視時のコンピュータの構成が変化してしま
い、正確なバス監視を実施できないといった問題が生じ
ていた。本発明は以上の点に着目してなされたもので、
スロットの数の影響を受けることなく、更にバス監視時
に構成を変化させる必要の無いバス監視機構付きメモリ
装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のバス監視機構付
きメモリ装置は、アドレスバスと、制御バスと、データ
バスを備えたシステムバスと、前記システムバスに接続
されたメモリアレイと、前記システムバス上の監視対象
とするアクセスの発生を検出する監視制御部と、前記監
視対象とするアクセス発生時に前記メモリアレイの書込
みアドレスを出力するアドレス発生部と、前記監視制御
部が、前記監視対象とするアクセスの発生を検出した場
合、前記アドレスバス上を伝送されるアドレス信号を阻
止し、アドレス発生部の出力する書込みアドレスを前記
メモリアレイに供給するアドレスセレクタと、前記アド
レスバス上を伝送されるアドレス信号と、前記制御バス
上を伝送される制御情報と、前記データバス上を伝送さ
れるデータを選択的に前記メモリアレイに供給し、前記
書込みアドレスによる書込み制御を行なう書込みセレク
タとを備えたものである。

【０００８】

【作用】この装置は、監視制御部において、システムバ
ス上の監視対象とするアクセスの発生を検出する。この
アクセスの発生時、アドレスセレクタは、アドレスバス
上のアドレス信号を阻止し、アドレス発生部の出力する
書込みアドレスをメモリアレイに出力する。そして、書
込みセレクタは、アドレスバス上のアドレス信号と、制
御バス上の制御情報、そしてデータバス上のデータを選
択的にメモリアレイに供給し、書込みアドレスの示す領
域にアドレス信号、制御情報、そしてデータを書込む。

【０００９】

【実施例】図１に、本発明に係るメモリ装置のブロック
図を示す。図に示したメモリ装置１０は、先に図２に示
したメモリ装置２に該当するものである。メモリ装置１
０のメモリアレイ１１には、メモリコントローラ１２、
アドレスセレクタ１３、書込みセレクタ１４、出力バッ
ファ１５が接続されている。メモリアレイ１１は、ＲＡ
ＭやＥＥＰＲＯＭ等の記憶チップから構成される記憶領
域で、通常の処理に伴うデータ等を記憶する領域とは別
に、バス監視を実施した際の監視結果を記憶する監視結
果記憶領域１１ａが設けられている。

【００１０】メモリコントローラ１２は、メモリアレイ
１１の読み出し及び書込み状態の設定を行なうためのイ
ネーブル信号や、ＲＡＳ，ＣＡＳ信号を生成するもので
ある。アドレスセレクタ１３は、メモリアレイ１１に出
力するアドレスを、アドレス発生部１６から受けるかア
ドレスバスＡＢから受けるかを選択するゲート回路から
構成されるものである。書込みセレクタ１４は、メモリ
アレイ１１に書込むデータを、データバスＤＢから受け
るか制御バスＣＢ及びアドレスバスＡＢが合成された合
成バスＭＢから受けるかを選択するゲート回路から構成
されるものである。

【００１１】出力バッファ１５は、メモリアレイ１１か
ら読み出したデータを一時記憶するレジスタ等から構成
されるものである。制御バスＣＢ及びアドレスバスＡＢ
には、監視制御部１７が接続されている。この監視制御
部１７は、監視対象とするシステムバスＳＢのアクセス
を特定するためにアクセス属性及びアドレス信号を記憶
し、制御バスＣＢとアドレスバスＡＢの値と比較するも
ので、比較の結果、監視対象であるとの判断を下した場
合、所定のタイミングで制御信号ＣＳ１〜ＣＳ３を制御
し、アドレスセレクタ１３、書込みセレクタ１４の入力
切り替え、そしてアドレス発生部１６のインクリメント
を行なう。

【００１２】アドレスセレクタ１３は、制御信号ＣＳ１
が有効に設定されると、入力をアドレスバスＡＢからア
ドレス発生部１６に切り替える。アドレス発生部１６
は、制御信号ＣＳ２が有効に設定された場合及び無効に
設定された場合（ロウアクティブの場合、立ち下がり時
と立ち上がり時）に、記憶した書込みアドレスのインク
リメントを行なう。書込みセレクタ１４は、制御信号Ｃ
Ｓ３が有効に設定されると、入力をデータバスＤＢから
合成バスＭＢに切り替える。

【００１３】監視制御部１７のバス監視対象とする状態
にシステムバスＳＢが設定された場合、アドレス発生部
１６の出力する書込みアドレスに対応するメモリアレイ
１１の領域に合成バスＭＢの内容、即ちアドレス信号及
びアクセス属性が書込まれる。その後、更にアドレス発
生部１６のインクリメント、及び書込みセレクタ１４の
入力切り替えを行なうことにより、データバスＤＢ上の
データが監視結果記憶領域１１ａに書込まれる。

【００１４】図３に、本発明に係る監視結果の概念図を
示す。図に示すように、監視結果記憶領域１１ａは、ア
ドレスＡ０〜Ａｎで示される例えば３２ビット幅の複数
の項目から構成されている。監視制御部１７が、監視対
象とするアクセスを１回認識する度に、監視結果記憶領
域１１ａの２つの項目に監視結果が記憶される。即ち、
初めの項目に合成バスＭＢの内容（アドレス信号及びア
クセス属性）が、次の項目にデータバスＤＢの内容（デ
ータ）が記憶される。

【００１５】監視結果記憶領域１１ａの最終項目、即ち
アドレスＡｎで示される項目への記憶が完了すると、ア
ドレス発生部１６は、内容を再びアドレスＡ０に設定
し、インクリメントを繰返す。

【００１６】ここで、図４を参照しながらが、本発明の
バス監視機能付メモリ装置の動作を説明する。なお、監
視制御部１７によるバス監視を実現する場合、中央処理
装置１の制御により、予め監視制御部１７に監視対象と
すべきアクセス属性及びアドレス信号を設定し、監視制
御部１７を起動する。また、通常、制御信号ＣＳ１〜Ｃ
Ｓ３は全て無効に設定されており、アドレスセレクタ１
３はアドレスバスＡＢの入力を受付、書込みセレクタ１
４は、データバスＤＢの入力を受付けてメモリアレイ１
１に出力する。

【００１７】図４は、本発明に係るフローチャートであ
る。まず、監視制御部１７は、制御バスＣＢ上を伝送さ
れるアクセス属性及びアドレスバスＡＢ上を伝送される
アドレス信号を所定のタイミングで読取り、予め設定さ
れたアクセス属性及びアドレス信号と比較し、監視対象
となるアクセスが発生したか否かを判断する（ステップ
Ｓ１）。ステップＳ１の結果がＹＥＳ、即ち監視対象の
アクセスが発生した場合、監視制御部１７は、制御信号
ＣＳ１を有効に設定し、アドレスセレクタ１３の入力受
付けをアドレス発生部１６に切り替える（ステップ
２）。

【００１８】更に、監視制御部１７は、制御信号ＣＳ２
を有効に設定し、書込みセレクタ１４の入力受付けを合
成バスＭＢに切り替える（ステップＳ３）。ここで、メ
モリコントローラ１２の制御によりメモリアレイ１１が
書込み可能状態に設定されると、アドレス発生部１６の
示す領域、例えば監視結果記憶領域１１ａ上のアドレス
Ａ０の項目に、合成バスＭＢの内容が書込まれる（ステ
ップＳ４）。

【００１９】その後、監視制御部１７は、制御信号ＣＳ
２を有効に設定してアドレス発生部１６の内容をインク
リメントし（ステップＳ５）、更に制御信号ＣＳ３を無
効に設定し、書込みセレクタ１４の入力受付けをデータ
バスＤＢに切り替える（ステップＳ６）。この状態で、
再びメモリコントローラ１２の制御によりメモリアレイ
１１が書込み可能状態に設定されると、アドレスＡ１の
項目にデータバスＤＢ上のデータが書込まれる（ステッ
プＳ７）。

【００２０】監視制御部１７は、監視結果記憶領域１１
ａへのデータバスＤＢの内容の書込みが完了すると、制
御信号ＣＳ１を無効に設定してアドレスセレクタ１３の
入力受付けをアドレスバスＡＢに切り替え（ステップＳ
８）、更に制御信号ＣＳ２を無効に設定してアドレス発
生部１６のインクリメントを行なった後（ステップＳ
９）、ステップＳ１に戻り、新たな監視対象となるアク
セスの発生を待つ。このように、メモリ装置１０を障害
発生時にシステムバスＳＢのバス監視に利用し、正常時
には、通常の記憶装置として利用する。

【００２１】本発明は、以上の実施例に限定されない。
実施例において、メモリ装置２をＲＡＭやＥＥＰＲＯＭ
等で構成される場合を例に説明したが、例えば磁気記憶
装置等の記憶媒体でも構わない。また、監視制御部１７
が監視対象とするアクセスを判定する際、必ずしもアク
セス属性とアドレス信号の両者を監視する必要は無く、
何れか一方のみでも構わない。

【００２２】

【発明の効果】以上説明したように、本発明のバス監視
機能付きメモリ装置は、特別にバス監視を実施するため
のバス監視装置のためにシステムバスに接続するスロッ
トを用意する必要がないため、スロットの有効利用の実
現及びバス監視時の構成が障害発生時とは異なる事態を
回避できる。

【図面の簡単な説明】

【図１】本発明に係るメモリ装置のブロック図である。

【図２】一般的なコンピュータの構成図である。

【図３】本発明に係る監視結果の概念図である。

【図４】本発明に係るフローチャートである。

【符号の説明】

１１ メモリアレイ １３ アドレスセレクタ １４ 書込みセレクタ １６ アドレス発生部 １７ 監視制御部

Claims (1)

1. 【特許請求の範囲】 【請求項１】 アドレスバスと、制御バスと、データバ
   スを備えたシステムバスと、 前記システムバスに接続されたメモリアレイと、 前記システムバス上の監視対象とするアクセスの発生を
   検出する監視制御部と、前記監視対象とするアクセス発
   生時に前記メモリアレイの書込みアドレスを出力するア
   ドレス発生部と、 前記監視制御部が、前記監視対象とするアクセスの発生
   を検出した場合、 前記アドレスバス上を伝送されるアドレス信号を阻止
   し、アドレス発生部の出力する書込みアドレスを前記メ
   モリアレイに供給するアドレスセレクタと、 前記アドレスバス上を伝送されるアドレス信号と、前記
   制御バス上を伝送される制御情報と、前記データバス上
   を伝送されるデータを選択的に前記メモリアレイに供給
   し、前記書込みアドレスによる書込み制御を行なう書込
   みセレクタとを備えたことを特徴とするバス監視機構付
   きメモリ装置。