JPH0520344U - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 同一アイランド内に同じ型のバイポーラトラ
ンジスタが２個以上配置された回路で寄生トランジスタ
や寄生回路に電流が流れて誤動作するのを防ぐことを目
的とする。 【構成】 ２個以上のバイポーラトランジスタの間にサ
ブ電位をもつ拡散領域を配設したものである。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、同一アイランド内に同じ型のバイポーラトランジスタが２個以上配 置された回路を有する半導体装置に関する。

【０００２】

【従来の技術】

図３（ａ）は従来のこの種半導体装置の同一アイランド内に同じ型のバイポー ラトランジスタが２個配置された回路の一例における拡散領域のレイアウトを示 す平面図、図３（ｂ）は図３（ａ）の断面構造を示す断面図、図３（ｃ）は図３ （ａ）の等価回路の一例を示す回路図である。図において１はサブストレート、 ２は埋込み層、３はエピタキシャル層領域、４はアイソレーション拡散領域、５ はＰ型拡散領域、６はＮ型拡散領域である。同一アイランド内に２個のＮＰＮト ランジスタＱ₁ ，Ｑ₂ が配置された例で、従来のマスクレイアウトでは、ＮＰＮ トランジスタＱ₁ とＮＰＮトランジスタＱ₂ の間にＮ型拡散領域９に電位を与え ることでエピタキシャル層領域３の電位が定まる。このとき、ＮＰＮトランジス タが飽和する、などの原因でエピタキシャル層領域３の電位が一部又は全部下が ると、寄生ＰＮＰトランジスタＱ₃ が動作し、図３（ｃ）に示す回路で寄生ＰＮ ＰトランジスタＱ₃ のコレクタ電流がＮＰＮトランジスタＱ₂ のベースに流れ込 むために、ＮＰＮトランジスタＱ₂ がＯＮとなって誤動作する。

【０００３】 図４（ａ）は従来のこの種半導体装置の同一アイランド内にラテラルＰＮＰト ランジスタが２個配置された回路の一例における拡散領域のレイアウトを示す平 面図、図４（ｂ）は図４（ａ）の断面構造を示す断面図、図４（ｃ）は図４（ａ ）の等価回路の一例を示す回路図である。図において１，２，３，４は図３の同 一符号と同一又は相当する部分を示し、５ａ，５ｂはそれぞれラテラルＰＮＰト ランジスタのエミッタ部、コレクタ部のＰ型拡散領域、６はラテラルＰＮＰトラ ンジスタのベース部のＮ型拡散領域である。同一アイランド内に上記のように配 置された２個のラテラルＰＮＰトランジスタで構成されたカレントミラー回路で は、図４（ｃ）に示すように、Ｑ₁ のエミッタ部のＰ型拡散領域５ａに注入され た電流は主にＱ₁ のコレクタ部のＰ型拡散領域５ｂによって集められるが、ある 程度はＱ₂ のコレクタにも到達し、Ｑ₂ のコレクタ電流となる。この電流はエミ ッタ・コレクタ間の距離や電位差、コレクタの面積など様々な条件によって変化 する。Ｑ₂ のコレクタ電流がＱ₁ のコレクタ電流よりも十分小さな場合では寄生 電流がＱ₂ 本来のコレクタ電流に対し、大きな誤差要因となる。

【０００４】

【考案が解決しようとする課題】

従来の同一アイランド内に同じ型のバイポーラトランジスタが２個以上配置さ れた回路では、上記のように、寄生トランジスタの動作により誤動作が生じたり 、一方のトランジスタのエミッタ部から寄生回路を通って他方のトランジスタの コレクタ部に電流が流れ、誤差を生じさせるという問題があった。本考案は上記 の問題を解決するためになされたもので、寄生トランジスタの動作によって誤動 作が生じたり、寄生回路に電流が流れて誤差が生じたりすることのないものを提 供することを目的とする。

【０００５】

【課題を解決するための手段】

本考案の半導体装置は、同一アイランド内に配置された２個のトランジスタの 間にＮ型拡散領域が設けられている場合は該Ｎ型拡散領域を除去し、該２個のト ランジスタの間にサブ電位をもつ拡散領域を配設したものである。

【０００６】

【実施例】

図１（ａ）は本考案の一実施例の同一アイランド内に同じ型のバイポーラトラ ンジスタが２個配置された回路における拡散領域のレイアウトを示す平面図、図 １（ｂ）は図１（ａ）の断面構造を示す断面図、図１（ｃ）は図１（ａ）の等価 回路を示す回路図である。図において図３と同一の符号は同一又は相当する部分 を示し、７はＰ型拡散領域５と同一の拡散で形成したＰ型拡散領域である。この Ｐ型拡散領域７はアイソレーション拡散領域４に接続されていて、サブ電位にな る。上記のような構造にすると、寄生ＰＮＰトランジスタＱ₃ のベース抵抗が大 きくなり、寄生ＰＮＰトランジスタＱ₃ が動作しにくくなり、また、サブ電位と 同電位のＰ型拡散領域７の存在により、寄生ＰＮＰトランジスタＱ₃ が動作して も、寄生ＰＮＰトランジスタＱ₃ のコレクタ電流はサブストレート１の方に流れ 、ＮＰＮトランジスタＱ₂ のベースの方には流れにくいので、ＮＰＮトランジス タＱ₂ の異常動作をおさえることができる。

【０００７】 図２（ａ）は本考案の一実施例の同一アイランド内にラテラルトランジスタＰ ＮＰトランジスタが２個配置された回路における拡散領域のレイアウトを示す平 面図、図２（ｂ）は図２（ａ）の断面構造を示す断面図、図２（ｃ）は図２（ａ ）の等価回路を示す回路図である。図において図４と同一の符号は同一又は相当 する部分を示し、７は図１の同一符号が示す部分に相当する部分を示す。上記の ような構造にすると、ラテラルトランジスタＱ₁ のエミッタ部からコレクタ部に 流れる電流が、Ｐ型拡散領域７で吸収され、Ｑ₂ のコレクタ部に到達するものが 殆んどなくなり、Ｑ₂ のコレクタ電流の誤差が押えられる。 本考案の実施例にはトランジスタが２個配置されたものを示したが２個以上の 場合も各トランジスタの間にサブ電位をもつ拡散領域を配置することにより同様 の効果が得られる。

【０００８】

【考案の効果】

以上説明したように、本考案によれば、同一アイランド内に同じ型のバイポー ラトランジスタが２個以上配置された回路において、寄生トランジスタの動作に よって誤動作したり、寄生回路による電流によってトランジスタの電流に設計値 との間に誤差が生じたりすることがなくなり、信頼性の向上に寄与する効果が大 である。

【図面の簡単な説明】

【図１】本考案の一実施例における対象回路の構造を示
す平面図、断面図、回路図である。

【図２】本考案の他の実施例における対象回路の構造を
示す平面図、断面図、回路図である。

【図３】従来のこの種半導体装置の一例における対象回
路の構造を示す平面図、断面図、回路図である。

【図４】従来のこの種半導体装置の他の例における対象
回路の構造を示す平面図、断面図、回路図である。

【符号の説明】

１ サブストレート ２ 埋込み層 ３ エピタキシャル層領域 ４ アイソレーション拡散領域 ５ Ｐ型拡散領域 ６ Ｎ型拡散領域 ７ Ｐ型拡散領域

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 同一アイランド内に同じ型のバイポーラ
   トランジスタが２個以上配置された回路を有する半導体
   装置において、上記２個以上のバイポーラトランジスタ
   の間にサブ電位をもつ拡散領域が配設されたことを特徴
   とする半導体装置。