JPH0473962A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0473962A JPH0473962A JP2187650A JP18765090A JPH0473962A JP H0473962 A JPH0473962 A JP H0473962A JP 2187650 A JP2187650 A JP 2187650A JP 18765090 A JP18765090 A JP 18765090A JP H0473962 A JPH0473962 A JP H0473962A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor layer
- transistor
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラ型ＮＰＮ
トランジスタを含む半導体集積回路に関するものである
。
トランジスタを含む半導体集積回路に関するものである
。
従来技術による半導体装置について、平面図である第３
図と、第３図のＡ−Ｂ断面図である第４図とを参照して
説明する。
図と、第３図のＡ−Ｂ断面図である第４図とを参照して
説明する。
Ｎ型半導体層１にＰ型拡散層２が形成され、さらにＮ型
拡散層３，３ａが形成され、絶縁膜４が形成され、絶縁
膜４に開口５．５ａ、５ｃが形成され、金属電極６．６
ａ、６ｃが形成されて、それぞれコレクタ、ベース、エ
ミッタを構成している。
拡散層３，３ａが形成され、絶縁膜４が形成され、絶縁
膜４に開口５．５ａ、５ｃが形成され、金属電極６．６
ａ、６ｃが形成されて、それぞれコレクタ、ベース、エ
ミッタを構成している。
半導体集積回路においてはＰ型シリコン基板にＮ型埋込
層が形成され、その上にＮ型エピタキシャル層を成長さ
れ、Ｎ型エピタキシャル層にバイポーラ型ＮＰＮ）ラン
ジスタが形成されている。
層が形成され、その上にＮ型エピタキシャル層を成長さ
れ、Ｎ型エピタキシャル層にバイポーラ型ＮＰＮ）ラン
ジスタが形成されている。
そのため第５図の等価回路に示すように、本体のＮＰＮ
トランジスタ７の飽和領域では、寄生ＰＮＰトランジス
タ８の作用が生じてベース電流がＰ型シリコン基板に流
れ出すという欠点があった。
トランジスタ７の飽和領域では、寄生ＰＮＰトランジス
タ８の作用が生じてベース電流がＰ型シリコン基板に流
れ出すという欠点があった。
本発明の目的は、寄生ＰＮＰ）ランジスタ作用が生じな
い半導体装置を提供することにある。
い半導体装置を提供することにある。
本発明の半導体装置は、第１のＮ型半導体層にＰ型半導
体層が形成され、Ｐ型拡散層に２個のＮ型拡散層が形成
され、Ｎ型拡散層の内、一方をバイポーラトランジスタ
のコレクタとし、他方をバイポーラトランジスタのエミ
ッタとしたバイポーラトランジスタを含んでいる。
体層が形成され、Ｐ型拡散層に２個のＮ型拡散層が形成
され、Ｎ型拡散層の内、一方をバイポーラトランジスタ
のコレクタとし、他方をバイポーラトランジスタのエミ
ッタとしたバイポーラトランジスタを含んでいる。
本発明の第１の実施例について、平面図である第１図と
、第１図のＡ−Ｂ断面図である第２図とを参照して説明
する。
、第１図のＡ−Ｂ断面図である第２図とを参照して説明
する。
Ｎ型半導体層１にＰ型拡散層２を形成し、さらにＮ型拡
散層３．３ａ、３ｂを形成し、絶縁膜４を形成し、絶縁
１１ｊ４に開口５．５ａ、５ｂ； ５ｃを形成し、金属
電極５．６ａ、６ｂ、６ｃを形成する。
散層３．３ａ、３ｂを形成し、絶縁膜４を形成し、絶縁
１１ｊ４に開口５．５ａ、５ｂ； ５ｃを形成し、金属
電極５．６ａ、６ｂ、６ｃを形成する。
金属電極６ａ、６ｂ、６ｃをそれぞれエミッタ、コレク
タ、ベースとし、金属電極６を最高電位にバイアスする
。
タ、ベースとし、金属電極６を最高電位にバイアスする
。
本発明の半導体集積回路用ＮＰＮ型バイポーラトランジ
スタは横型トランジスタで、ベース層を構成しているＰ
型拡散層は、最高電位にバイアスしたＮ型半導体層から
分離されている。
スタは横型トランジスタで、ベース層を構成しているＰ
型拡散層は、最高電位にバイアスしたＮ型半導体層から
分離されている。
そのため飽和状態においても寄生ＰＮＰ）ランジスタ作
用を解消することができた。
用を解消することができた。
横型トランジスタにおいては、エミッターコレクタ間の
距離を制御することにより、ｈＦＥをコントロールする
ことができる。
距離を制御することにより、ｈＦＥをコントロールする
ことができる。
さらにエミッタ電極とコレクタ電極とを入れ替えても、
同一の特性が得られるのでパターン配置の自由度が大き
くなった。
同一の特性が得られるのでパターン配置の自由度が大き
くなった。
第１図は本発明の一実施例を示す平面図、第２゛図は第
１図のＡ−Ｂ断面図、第３図は従来技術による半導体装
置を示す平面図、第４図は第３図のＡ−Ｂ断面図、第５
図は寄生ＰＮＰ）ランジスタを示す等価回路図である。 １・・・Ｎ型半導体層、２・・・Ｐ型拡散層、３，３ａ
、３ｂ−−−Ｎ型拡散層、４川絶縁膜、５．５ａ。 ５ｂ、５ｉｃ・−開口、６ 、６ ａ 、 ６ ｂ 、
６ ｃ−金属電極、７・・・ＮＰＮ）ランジスタ、８
・・・寄生ＰＮＰトランジスタ。
１図のＡ−Ｂ断面図、第３図は従来技術による半導体装
置を示す平面図、第４図は第３図のＡ−Ｂ断面図、第５
図は寄生ＰＮＰ）ランジスタを示す等価回路図である。 １・・・Ｎ型半導体層、２・・・Ｐ型拡散層、３，３ａ
、３ｂ−−−Ｎ型拡散層、４川絶縁膜、５．５ａ。 ５ｂ、５ｉｃ・−開口、６ 、６ ａ 、 ６ ｂ 、
６ ｃ−金属電極、７・・・ＮＰＮ）ランジスタ、８
・・・寄生ＰＮＰトランジスタ。
Claims (1)
- 第１のＮ型半導体層にＰ型半導体層が形成され、該Ｐ
型拡散層に２個のＮ型拡散層が形成され、該Ｎ型拡散層
の内、一方をバイポーラトランジスタのコレクタとし、
他方を前記バイポーラトランジスタのエミッタとするこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187650A JPH0473962A (ja) | 1990-07-16 | 1990-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187650A JPH0473962A (ja) | 1990-07-16 | 1990-07-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0473962A true JPH0473962A (ja) | 1992-03-09 |
Family
ID=16209818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2187650A Pending JPH0473962A (ja) | 1990-07-16 | 1990-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0473962A (ja) |
-
1990
- 1990-07-16 JP JP2187650A patent/JPH0473962A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009194301A (ja) | 半導体装置 | |
| JPH025532A (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| JPS5978555A (ja) | 半導体装置 | |
| JPH0473962A (ja) | 半導体装置 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPH03132037A (ja) | 半導体装置 | |
| JP2000100826A (ja) | パワートランジスタ及びそれを用いた半導体集積回路装置 | |
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JPS59219960A (ja) | ラテラル型トランジスタ | |
| JPH0525234Y2 (ja) | ||
| JPH0614496Y2 (ja) | 電流ミラ−回路 | |
| JPS6188561A (ja) | トランジスタ | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPH04113629A (ja) | 半導体装置 | |
| JPS6188562A (ja) | トランジスタ | |
| JPH04216677A (ja) | 定電圧ダイオード及びその製造方法 | |
| JPH04306838A (ja) | 半導体装置 | |
| JPS61242061A (ja) | 半導体装置 | |
| JPH0465529B2 (ja) | ||
| JPH0520344U (ja) | 半導体装置 | |
| JPS5950108B2 (ja) | トランジスタ | |
| JPH0212834A (ja) | 半導体装置 | |
| JPH04323864A (ja) | 半導体装置及びその製造方法 | |
| JPS6367775A (ja) | 半導体装置 | |
| JPS63314865A (ja) | 半導体装置 |