JPH0520515B2 - - Google Patents
Info
- Publication number
- JPH0520515B2 JPH0520515B2 JP60221188A JP22118885A JPH0520515B2 JP H0520515 B2 JPH0520515 B2 JP H0520515B2 JP 60221188 A JP60221188 A JP 60221188A JP 22118885 A JP22118885 A JP 22118885A JP H0520515 B2 JPH0520515 B2 JP H0520515B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- film
- dry film
- curved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electronic Switches (AREA)
- ing And Chemical Polishing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は曲面型サーマルヘツド等の曲面を有す
る基板に対してもフオトリソエツチングが行なえ
るようにしたフオトリソエツチング加工法に関す
る。
る基板に対してもフオトリソエツチングが行なえ
るようにしたフオトリソエツチング加工法に関す
る。
従来のフオトエツチング加工法として、例え
ば、平面に加工された絶縁基板上に電極を形成す
るための金属膜を加工するに際しては、電極を蒸
着あるいはスパツク法によつて基板上に形成のの
ち、フオトリソエツチング技術によつてパターン
を形成する方法が採られている。この場合の加工
精度は、エツチング時のマスクと基板の平滑度を
向上させることにより上げることができる。
ば、平面に加工された絶縁基板上に電極を形成す
るための金属膜を加工するに際しては、電極を蒸
着あるいはスパツク法によつて基板上に形成のの
ち、フオトリソエツチング技術によつてパターン
を形成する方法が採られている。この場合の加工
精度は、エツチング時のマスクと基板の平滑度を
向上させることにより上げることができる。
さらに、加工精度を向上させる目的をもち、パ
ターン焼付前に感光性ドライフイルムレジストに
対して帯電防止処理がされている絶縁基板上への
パターン形成方法が、特公昭59−16433号公報に
開示されている。
ターン焼付前に感光性ドライフイルムレジストに
対して帯電防止処理がされている絶縁基板上への
パターン形成方法が、特公昭59−16433号公報に
開示されている。
しかし従来のフオトエツチング加工法、および
開示されている絶縁基板上へのパターン形成方法
にあつては、第３図のように曲面を有する基板１
０に従来の加工法を適用しようとする場合、平面
のマスク１１を使用すると、基板の曲面部がマス
クより離れるため、該曲面部では精度の良いパタ
ーンを形成することができない不具合がある。
開示されている絶縁基板上へのパターン形成方法
にあつては、第３図のように曲面を有する基板１
０に従来の加工法を適用しようとする場合、平面
のマスク１１を使用すると、基板の曲面部がマス
クより離れるため、該曲面部では精度の良いパタ
ーンを形成することができない不具合がある。
このような不具合を解決するものとして、特公
昭59−230770号に示されるようにフレキシブルマ
スクを用いる技術が提案されている。しかし、フ
レキシブルマスクを固定することが難しく、加工
精度を高めることは容易でない。
昭59−230770号に示されるようにフレキシブルマ
スクを用いる技術が提案されている。しかし、フ
レキシブルマスクを固定することが難しく、加工
精度を高めることは容易でない。
本発明は上記事情に鑑みてなされたものであ
り、曲面を有する基板上への導体膜形成を精度良
く行うため、被エツチング物に貼付する前に平滑
なステージ上でドライフイルムレジストに所望の
パターンを露光させた後に、曲面を有する基板上
に所望のパターンのレジストを有するドライフイ
ルムレジストのレジスト面を貼着し、現像したレ
ジストをマスクとしてエツチングするようにした
フオトリソエツチング加工法を提供するものであ
る。
り、曲面を有する基板上への導体膜形成を精度良
く行うため、被エツチング物に貼付する前に平滑
なステージ上でドライフイルムレジストに所望の
パターンを露光させた後に、曲面を有する基板上
に所望のパターンのレジストを有するドライフイ
ルムレジストのレジスト面を貼着し、現像したレ
ジストをマスクとしてエツチングするようにした
フオトリソエツチング加工法を提供するものであ
る。
以下、本発明によるフオトリソエツチング加工
法を図面を参照して詳細に説明する。
法を図面を参照して詳細に説明する。
第１図ａ〜ｆは本発明のフオトリソエツチング
加工法を示す。
加工法を示す。
まず、マスクアライナーの平滑なステージ１
に、フイルム２上にレジスト層５を形成したドラ
イフイルムレジスト１５を載せ（或いはドライフ
イルムレジスト１５を平滑な薄い支持板に貼着
し、これをステージ１に載せ）る（第１図ａ参
照）。ついで、ドライフイルムレジスト１５とホ
トマスク３をアライメントし、光源４によつて露
光し、フイルム２とホトマスク３の間のレジスト
層５を露光する（第１図ｂ参照）。
に、フイルム２上にレジスト層５を形成したドラ
イフイルムレジスト１５を載せ（或いはドライフ
イルムレジスト１５を平滑な薄い支持板に貼着
し、これをステージ１に載せ）る（第１図ａ参
照）。ついで、ドライフイルムレジスト１５とホ
トマスク３をアライメントし、光源４によつて露
光し、フイルム２とホトマスク３の間のレジスト
層５を露光する（第１図ｂ参照）。
更に、ホトマスク３をドライフイルムから剥が
す（第１図ｃ参照）。このとき、前記の工程にお
いて支持板を用いた場合には、支持板も剥がす。
つぎに、基板１０に予め形成されている導体薄膜
６の表面に、ドライフイルムレジスト１５のレジ
スト５面を貼着したのち、フイルム２を剥離する
（第１図ｄ参照）。
す（第１図ｃ参照）。このとき、前記の工程にお
いて支持板を用いた場合には、支持板も剥がす。
つぎに、基板１０に予め形成されている導体薄膜
６の表面に、ドライフイルムレジスト１５のレジ
スト５面を貼着したのち、フイルム２を剥離する
（第１図ｄ参照）。
この工程の後、現像し（第１図ｅ参照）、レジ
ストベークののちエツチングを行うと第１図ｆに
示すようにパターンが形成される。
ストベークののちエツチングを行うと第１図ｆに
示すようにパターンが形成される。
以上のフオトリソエツチング加工法を適用して
サーマルヘツドを作成した実施例を第２図に基づ
いて説明する。
サーマルヘツドを作成した実施例を第２図に基づ
いて説明する。
まず、グレーズドセラミツク基板２０の曲面部
にTa2Ｎ抵抗体２１をスパツタし（第２図ａ参
照）、このスパツタ面に前述したドライフイルム
レジストと同様のドライフイルムレジスト２２を
レジスト層を抵抗体２１に対向させ、熱ローラに
よつて、15μm厚に圧着する（第２図ｂ参照）。つ
いで、シヤワー現象を行つた（第２図ｃ参照）の
ちベークし、CF4＋O2ガスを用いたドライエツチ
ング法によつてTa2Ｎをエツチングして抵抗体２
３を形成する（第２図ｄ及びｅ）。更に、抵抗体
２３に接続される電極２４を基板２０の両面に形
成するために、NiCr−Au導体を蒸着し、この上
に上記と同様の手法によつて得たレジスト膜を形
成し、KI＋I2＋H2Ｏのエツチング液によつてAu
をエツチングするとともに、Hcl＋H2Ｏのエツチ
ング液によりNi−Crをエツチングして導体パタ
ーンを形成する（第２図ｆ）。ついで、SiO2−
Ta2O5の保護膜２５を抵抗体２３の表面に着膜す
る（第２図ｇ）ことにより、サーマルヘツドが完
成する。
にTa2Ｎ抵抗体２１をスパツタし（第２図ａ参
照）、このスパツタ面に前述したドライフイルム
レジストと同様のドライフイルムレジスト２２を
レジスト層を抵抗体２１に対向させ、熱ローラに
よつて、15μm厚に圧着する（第２図ｂ参照）。つ
いで、シヤワー現象を行つた（第２図ｃ参照）の
ちベークし、CF4＋O2ガスを用いたドライエツチ
ング法によつてTa2Ｎをエツチングして抵抗体２
３を形成する（第２図ｄ及びｅ）。更に、抵抗体
２３に接続される電極２４を基板２０の両面に形
成するために、NiCr−Au導体を蒸着し、この上
に上記と同様の手法によつて得たレジスト膜を形
成し、KI＋I2＋H2Ｏのエツチング液によつてAu
をエツチングするとともに、Hcl＋H2Ｏのエツチ
ング液によりNi−Crをエツチングして導体パタ
ーンを形成する（第２図ｆ）。ついで、SiO2−
Ta2O5の保護膜２５を抵抗体２３の表面に着膜す
る（第２図ｇ）ことにより、サーマルヘツドが完
成する。
以上の如くして製作されたサーマルヘツドの抵
抗値のばらつきは±10％程度であり、平面上に発
熱体を形成した場合と同程度であり、充分な加工
精度が得られた。
抗値のばらつきは±10％程度であり、平面上に発
熱体を形成した場合と同程度であり、充分な加工
精度が得られた。
本発明の加工法を採用することによつて、密着
型イメージセンササーマルヘツド等のハイブリツ
ト素子の小型化を図ることができる。
型イメージセンササーマルヘツド等のハイブリツ
ト素子の小型化を図ることができる。
以上発明した通り、本発明のフオトリソエツチ
ング加工法によれば、被エツチング物に貼着する
フオトレジストは平滑なステージ上に載置した状
態で露光されているので、マスクパターンが精度
良く再現される。さらに、精度の良いパターンが
形成されたフイルムレジストを基板に貼着した
後、現像、エツチングを施しているので、基板の
極面部分に於ても精度の高いフオトエツチング加
工が行える。
ング加工法によれば、被エツチング物に貼着する
フオトレジストは平滑なステージ上に載置した状
態で露光されているので、マスクパターンが精度
良く再現される。さらに、精度の良いパターンが
形成されたフイルムレジストを基板に貼着した
後、現像、エツチングを施しているので、基板の
極面部分に於ても精度の高いフオトエツチング加
工が行える。
第１図ａ，ｂ，ｃ，ｄ，ｅ，ｆは本発明方法の
実施工程を示す説明図、第２図ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｇは本発明を適用したサーマルヘツドの
製作工程を示す説明図、第３図は曲面を有する基
板に対する従来のフオトエツチング加工法の説明
図。 符号の説明、１……ステージ、２……フイル
ム、３……ホトマスク、４……光源、５……レジ
スト、６……導体薄膜、１０……基板、１５……
ドライフイルムレジスト。
実施工程を示す説明図、第２図ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｇは本発明を適用したサーマルヘツドの
製作工程を示す説明図、第３図は曲面を有する基
板に対する従来のフオトエツチング加工法の説明
図。 符号の説明、１……ステージ、２……フイル
ム、３……ホトマスク、４……光源、５……レジ
スト、６……導体薄膜、１０……基板、１５……
ドライフイルムレジスト。
Claims (1)
- 【特許請求の範囲】 １ フイルム状のフオトレジストを曲面を有する
基板に貼着してエツチングを行うフオトリソエツ
チング加工法であつて、 平滑なステージ上に載置したドライフイルムレ
ジストを露光して、フイルム上に所望のパターン
のレジストを形成するレジスト露光工程と、 このレジストを有するドライフイルムレジスト
をステージから移動してレジスト面を貼着対象と
する曲面を有する基板に貼着する貼着工程と、 レジスト上のフイルムを剥離した後、レジスト
を現像し、次いでこの現像したレジストをマスク
としてエツチング処理を施し、曲面部分を含む基
板に所望のパターンの導体薄膜をエツチングする
現像、エツチング工程とを有することを特徴とす
る曲面を有する基板のフオトリソエツチング加工
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22118885A JPS6280281A (ja) | 1985-10-04 | 1985-10-04 | フオトリソエツチング加工法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22118885A JPS6280281A (ja) | 1985-10-04 | 1985-10-04 | フオトリソエツチング加工法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6280281A JPS6280281A (ja) | 1987-04-13 |
| JPH0520515B2 true JPH0520515B2 (ja) | 1993-03-19 |
Family
ID=16762854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22118885A Granted JPS6280281A (ja) | 1985-10-04 | 1985-10-04 | フオトリソエツチング加工法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6280281A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103313520B (zh) * | 2012-03-14 | 2016-07-06 | 深圳光启创新技术有限公司 | 一种曲面金属图形的制作方法和曲面金属图形基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916433A (ja) * | 1982-07-20 | 1984-01-27 | Matsushita Electric Ind Co Ltd | 選択呼出受信装置 |
-
1985
- 1985-10-04 JP JP22118885A patent/JPS6280281A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6280281A (ja) | 1987-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01287968A (ja) | 半導体装置の製造方法 | |
| JPS589944B2 (ja) | フオトマスク | |
| JPS6280281A (ja) | フオトリソエツチング加工法 | |
| JP2761390B2 (ja) | 両面パターン付きフォトマスクの製造方法 | |
| JPS625243A (ja) | コンタクト露光用マスク | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPS625244A (ja) | コンタクト露光用マスク | |
| JP3282207B2 (ja) | 透過型位相シフトマスクおよびその製造方法 | |
| JP2732868B2 (ja) | 微細パターン形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JP3181399B2 (ja) | 電極基板形成方法 | |
| JPS63288020A (ja) | 電極作成方法 | |
| JPS6174863A (ja) | サ−マルヘツドの製造方法 | |
| JP2533088B2 (ja) | サ−マルヘツドの製造方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| JPS63275167A (ja) | 密着イメ−ジセンサの製造方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| KR960000185B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
| JPH0234966A (ja) | アモルファス半導体薄膜上の金属電極のパターニング法 | |
| JPS6114721A (ja) | マスク作製方法 | |
| JPH02262393A (ja) | 回路パターンの形成方法 | |
| JPS61214435A (ja) | 半導体のホトリソグラフィー方法 | |
| JPS6030118B2 (ja) | 混成薄膜集積回路のパタ−ン形成方法 | |
| JPS59151441A (ja) | 微小孔を有するガラス膜形成方法 | |
| JPS60207336A (ja) | ホトエツチング用露光方法 |