JPS61214435A - 半導体のホトリソグラフィー方法 - Google Patents
半導体のホトリソグラフィー方法Info
- Publication number
- JPS61214435A JPS61214435A JP60055020A JP5502085A JPS61214435A JP S61214435 A JPS61214435 A JP S61214435A JP 60055020 A JP60055020 A JP 60055020A JP 5502085 A JP5502085 A JP 5502085A JP S61214435 A JPS61214435 A JP S61214435A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- oxide film
- negative resist
- positive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ウェットエツチングにより回路基板にパター
ンを形成するパターン形成方法に関する。
ンを形成するパターン形成方法に関する。
（従来の技術）
従来のこの種のパターン形成は、次のような方法で行な
われている。シリコン基板上に５ｉｄｅの酸化膜を熱酸
化などにより形成した後、その酸化膜上にポジ型レジス
トまたはゴム系のネガ型レジストを形成する。このよう
にして形成した基板のパターンニングは、前記ポジ型レ
ジストまたは前記ネガ型レジストをパターンニングし、
次いで前記酸化膜をウェットエツチングする。これによ
り、前記シリコン基板上には回路パターンが形成される
ことになる。
われている。シリコン基板上に５ｉｄｅの酸化膜を熱酸
化などにより形成した後、その酸化膜上にポジ型レジス
トまたはゴム系のネガ型レジストを形成する。このよう
にして形成した基板のパターンニングは、前記ポジ型レ
ジストまたは前記ネガ型レジストをパターンニングし、
次いで前記酸化膜をウェットエツチングする。これによ
り、前記シリコン基板上には回路パターンが形成される
ことになる。
しかしながら、前記ポジ型レジストは高解像度のパター
ンニングが可能であるが、ウェットエツチングを行う際
の前記酸化膜との密着性が悪い。
ンニングが可能であるが、ウェットエツチングを行う際
の前記酸化膜との密着性が悪い。
また、前記ゴム系ネガ型レジストは、ウェットエツチン
グを行う際の前記密着性が良いが、シリコン基板のパタ
ーンニングを行う際の解像度が低い。
グを行う際の前記密着性が良いが、シリコン基板のパタ
ーンニングを行う際の解像度が低い。
（発明が解決しようとする問題点）
本発明は、このような事情に鑑みてなされたものであっ
て、ネガ型レジストのウェットエツチング時の密着性を
向上させ、シリコン基板のパターンニングの解像度を上
げることができるウェットエツチングのためのパターン
形成方法を提供することを目的とする。
て、ネガ型レジストのウェットエツチング時の密着性を
向上させ、シリコン基板のパターンニングの解像度を上
げることができるウェットエツチングのためのパターン
形成方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は、このような目的を達成するために、シリコン
基板上に酸化膜を形成し、前記酸化膜上にネガ型レジス
トを塗−布し、さらに前記ネガ型レジスト上にポジ型レ
ジストを塗布してなる基板をパターンニングする際、前
記ポジ型レジストをパターンニングし、前記ポジ型レジ
ストをマスクとして前記ネガ型レジストをパターンニン
グし、次いで前記酸化膜をエツチングし、その後前記ポ
ジ型レジストと前記ネガ型レジストとを前記酸化膜から
剥離するようにしている。
基板上に酸化膜を形成し、前記酸化膜上にネガ型レジス
トを塗−布し、さらに前記ネガ型レジスト上にポジ型レ
ジストを塗布してなる基板をパターンニングする際、前
記ポジ型レジストをパターンニングし、前記ポジ型レジ
ストをマスクとして前記ネガ型レジストをパターンニン
グし、次いで前記酸化膜をエツチングし、その後前記ポ
ジ型レジストと前記ネガ型レジストとを前記酸化膜から
剥離するようにしている。
（実施例）
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図ないし第６図は、本発明の詳細な説明する
ための簡略化した基板の構造断面図である。
する。第１図ないし第６図は、本発明の詳細な説明する
ための簡略化した基板の構造断面図である。
シリコン基板ｌ上には熱酸化により５ｉＯａなどの酸化
膜２を形成し、その酸化膜２上に感光性のあるエステル
系、例えばゴム系のネガ型レジスト３を塗布し、そのネ
ガ型レジスト３を乾燥させることにより第１図に示す構
造の基板を形成する。
膜２を形成し、その酸化膜２上に感光性のあるエステル
系、例えばゴム系のネガ型レジスト３を塗布し、そのネ
ガ型レジスト３を乾燥させることにより第１図に示す構
造の基板を形成する。
さらに第２図に示すように、そのネガ型レジスト３上に
ポジ型レジスト４を塗布する。次に、予め定めた回路パ
ターンが形成されたマスク（図示仕ず）を前記ポジ型レ
ジスト４上に位置させる。そのマスクに光を照射して、
前記ポジ型レジスト４のパターンニングを行う。これに
より前記マスクの透過部分に対応する第３図に示すパタ
ーンａを形成するためにポジ型レジスト４の現像を行う
。
ポジ型レジスト４を塗布する。次に、予め定めた回路パ
ターンが形成されたマスク（図示仕ず）を前記ポジ型レ
ジスト４上に位置させる。そのマスクに光を照射して、
前記ポジ型レジスト４のパターンニングを行う。これに
より前記マスクの透過部分に対応する第３図に示すパタ
ーンａを形成するためにポジ型レジスト４の現像を行う
。
即ち前記マスクの黒色部分は光を透過せず、その他の部
分は光を透過させ、ポジ型レジスト４を感光させる。し
たがってポジ型レジスト４が感光された部分が現像によ
り除去されることになる。
分は光を透過させ、ポジ型レジスト４を感光させる。し
たがってポジ型レジスト４が感光された部分が現像によ
り除去されることになる。
次に、前記ポジ型レジスト４をマスクとして、ネガ型レ
ジスト３を０．プラズマによりパターンニングし第４図
に示すようにパターンｂを形成する。次に、前記ネガ型
レジスト３の膜が無くなった酸化膜２の部分をウェット
エツチングし、第５図に示すようにシリコン基板ｌの表
面、即ちパターンＣを露出させる。次に、ネガ型レジス
ト３およびポジ型レジスト４を酸化膜２から剥離し、こ
れにより第６図に示すようなパターンＣを宵するシリコ
ン基板ｌを形成する。
ジスト３を０．プラズマによりパターンニングし第４図
に示すようにパターンｂを形成する。次に、前記ネガ型
レジスト３の膜が無くなった酸化膜２の部分をウェット
エツチングし、第５図に示すようにシリコン基板ｌの表
面、即ちパターンＣを露出させる。次に、ネガ型レジス
ト３およびポジ型レジスト４を酸化膜２から剥離し、こ
れにより第６図に示すようなパターンＣを宵するシリコ
ン基板ｌを形成する。
（発明の効果）
以上のように本発明によれば、シリコン基板上に酸化膜
を形成し、前記酸化膜上にネガ型レジストを塗布し、さ
らに前記ネガ型レジスト上にポジ型レジストを塗布して
なる基板を形成し、その基板から前記シリコン基板をパ
ターンニングする際、前記ポジ型レジストをマスクとし
て前記ネガ型レジストをパターンニングするようにした
ので、前記ネガ型レジストのウェットエツチング時の密
着性が向上し、前記シリコン基板のパターンニングの解
像度が上がる等の効果が発揮される。
を形成し、前記酸化膜上にネガ型レジストを塗布し、さ
らに前記ネガ型レジスト上にポジ型レジストを塗布して
なる基板を形成し、その基板から前記シリコン基板をパ
ターンニングする際、前記ポジ型レジストをマスクとし
て前記ネガ型レジストをパターンニングするようにした
ので、前記ネガ型レジストのウェットエツチング時の密
着性が向上し、前記シリコン基板のパターンニングの解
像度が上がる等の効果が発揮される。
第１図ないし第６図は、本発明の詳細な説明するための
簡略化した構造断面図である。 １・・・シリコン基板、２・・・酸化膜、３・・・ネガ
型レジスト、４・・・ポジ型レジスト。
簡略化した構造断面図である。 １・・・シリコン基板、２・・・酸化膜、３・・・ネガ
型レジスト、４・・・ポジ型レジスト。
Claims (1)
- （１）シリコン基板上に酸化膜を形成し、前記酸化膜上
にネガ型レジストを塗布し、さらに前記ネガ型レジスト
上に、ポジ型レジストを塗布してなる基板を、パターン
ニングする際、前記ポジ型レジストをパターンニングし
、前記ポジ型レジストをマスクとして前記ネガ型レジス
トをパターンニングし、次いで前記酸化膜をエッチング
し、その後前記ポジ型レジストと前記ネガ型レジストと
を前記酸化膜から剥離することを特徴とするウェットエ
ッチングのためのパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055020A JPS61214435A (ja) | 1985-03-19 | 1985-03-19 | 半導体のホトリソグラフィー方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055020A JPS61214435A (ja) | 1985-03-19 | 1985-03-19 | 半導体のホトリソグラフィー方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214435A true JPS61214435A (ja) | 1986-09-24 |
Family
ID=12986981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60055020A Pending JPS61214435A (ja) | 1985-03-19 | 1985-03-19 | 半導体のホトリソグラフィー方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100278627B1 (ko) * | 1993-10-09 | 2001-02-01 | 윤종용 | 반도체 소자의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49104572A (ja) * | 1973-02-07 | 1974-10-03 | ||
| JPS5483770A (en) * | 1977-12-16 | 1979-07-04 | Nec Corp | Forming method for pattern during semiconductor manufacture |
| JPS54146966A (en) * | 1978-05-10 | 1979-11-16 | Nec Corp | Pattern forming method |
-
1985
- 1985-03-19 JP JP60055020A patent/JPS61214435A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49104572A (ja) * | 1973-02-07 | 1974-10-03 | ||
| JPS5483770A (en) * | 1977-12-16 | 1979-07-04 | Nec Corp | Forming method for pattern during semiconductor manufacture |
| JPS54146966A (en) * | 1978-05-10 | 1979-11-16 | Nec Corp | Pattern forming method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100278627B1 (ko) * | 1993-10-09 | 2001-02-01 | 윤종용 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5569265A (en) | Pattern-forming method | |
| JPS6347257B2 (ja) | ||
| JPS61214435A (ja) | 半導体のホトリソグラフィー方法 | |
| JPS6240458A (ja) | 薄膜パタ−ンの露光方法 | |
| JPS5868930A (ja) | 半導体装置の製造方法 | |
| JPS5680130A (en) | Manufacture of semiconductor device | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS5655950A (en) | Photographic etching method | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPS55128830A (en) | Method of working photoresist film | |
| JPS5568674A (en) | Fabrication of charge coupled device | |
| JPH0520515B2 (ja) | ||
| JPH0263292B2 (ja) | ||
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS59151441A (ja) | 微小孔を有するガラス膜形成方法 | |
| JPS57118641A (en) | Lifting-off method | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| JPS5555532A (en) | Method of manufacturing semiconductor integrated circuit | |
| JPH01209743A (ja) | 半導体装置の製造方法 | |
| JPH01128529A (ja) | 金属膜パターンの形成方法 | |
| JPS5690539A (en) | Production of semiconductor device | |
| JPS63252429A (ja) | 微細パタ−ン形成方法 | |
| JPS643605A (en) | Production of color filter | |
| JPS62147771A (ja) | Ｇｔｏサイリスタの製造方法 |