JPH05205912A - 厚膜体の形成方法 - Google Patents

厚膜体の形成方法

Info

Publication number
JPH05205912A
JPH05205912A JP4012934A JP1293492A JPH05205912A JP H05205912 A JPH05205912 A JP H05205912A JP 4012934 A JP4012934 A JP 4012934A JP 1293492 A JP1293492 A JP 1293492A JP H05205912 A JPH05205912 A JP H05205912A
Authority
JP
Japan
Prior art keywords
paste material
thick film
film
resistance
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4012934A
Other languages
English (en)
Inventor
Shigeki Azuma
茂樹 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP4012934A priority Critical patent/JPH05205912A/ja
Publication of JPH05205912A publication Critical patent/JPH05205912A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】電極膜や抵抗膜等の厚膜体の印刷時におけるに
じみを生じにくくすることにより厚膜体の高密度配置を
可能とする厚膜体の形成方法を提供する。 【構成】基板1面にペースト材料の不存在領域2a、3
a、6aが点在するような状態で電極膜2、3、抵抗膜
6等の厚膜体を印刷し、印刷後にペースト材料の不存在
領域2a、3a、6aにその周りのペースト材料をにじ
ませることによりペースト材料の不存在領域2a、3
a、6aをなくすようにする。

Description

【発明の詳細な説明】
【0001】本発明は、厚膜体の形成方法に係り、より
詳しくは、基板面にペースト材料を印刷することにより
電極膜や抵抗膜等の厚膜体を形成するのに適した厚膜体
の形成方法に関する。
【0002】
【従来の技術】図4は、厚膜抵抗集合体の部分平面図で
ある。この厚膜抵抗集合体は、基板11面に、互いに隣
接して形成された電極膜12、13と、電極膜12、1
3に接続された抵抗膜14とが設けられたものである。
これらの電極膜12、13と抵抗膜14は、いずれもペ
ースト材料を印刷することにより形成したものである。
【0003】
【発明が解決しようとする課題】ところが、ペースト材
料を印刷することにより形成した電極膜12、13と抵
抗膜14は、実際は図5に示すように、それらの中央部
付近が基板11の面方向に沿ってふくらんでおり、隣接
する電極膜12、12間と13、13間および隣接する
抵抗膜14、14間のあらかじめ設定したギャップが小
さいと短絡してしまうことがある。そのため、それらの
ギャップを大きめに設定しておかなければならず、電極
膜12、13や抵抗膜14の高密度配置に制約をうける
という問題があった。
【0004】上記のように電極膜12、13と抵抗膜1
4の中央部付近がふくらむのは、印刷したときに中央部
付近のペースト材料の膜厚が厚くなり、その結果、にじ
みが生じるためである。
【0005】本発明は、上記事情に鑑みてなされたもの
であって、電極膜や抵抗膜等の厚膜体の印刷時における
にじみを生じにくくすることにより高密度配置を可能と
した厚膜体の形成方法を提供することを目的としてい
る。
【0006】
【課題を解決するための手段】このような目的を達成す
るために、本発明の厚膜体の形成方法においては、ペー
スト材料の不存在領域が点在するような状態に厚膜体を
印刷し、印刷後に該ペースト材料の不存在領域にその周
りのペースト材料をにじませることにより該ペースト材
料の不存在領域をなくすようにしたことを特徴としてい
る。
【0007】
【作用】印刷後に厚膜体ペースト材料の不存在領域にそ
の周りのペースト材料をにじませるようにしたので、従
来のように最初からペースト材料の不存在領域が形成さ
れないように印刷した場合に比べてペースト材料が少な
くてすむ。そのため、厚膜体の膜厚が薄くなり、ペース
ト材料のにじみが生じにくくなる。
【0008】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
【0009】図1(a)〜(d)は、厚膜抵抗集合体を
形成するための各工程を示しており、本発明の厚膜体の
形成方法を厚膜抵抗集合体に適用した場合について説明
する。
【0010】まず、図1(a)に示すように、アルミナ
等の基板1面の対向する端縁に電極用のペースト材料を
印刷して電極膜2、3を形成する。この電極膜2、3
は、印刷した直後には多数の小円で示されるペースト材
料の不存在領域2a、3aが点在するような状態にした
ものである。
【0011】このようなペースト材料の不存在領域2
a、3aの点在した電極膜2、3は、たとえば、印刷用
パターンを基板1面にあてがい、印刷パターン上に供給
した電極用のペースト材料をスキージ等でこすりつける
ことにより形成することができる。このとき、印刷用パ
ターンとして、そのパターン面の電極膜の領域内のペー
スト材料の不存在領域に対応する位置にエマルジョン等
を塗布してペースト材料の不浸透領域を形成したものを
用いればよい。
【0012】このようなペースト材料の不存在領域2
a、3aを有する電極膜2、3は、しばらく放置してお
くと、ペースト材料の不存在領域2a、3aがその周り
のペースト材料のにじみによってペースト材料で覆われ
てしまい、図1(b)に示すように、あたかも最初から
ペースト材料の不存在領域が存在しなかったような電極
膜4,5となる。このようにペースト材料の不存在領域
2a,3aがその周りのペースト材料のにじみによって
ペースト材料で覆われてしまうのに要する時間は、ペー
スト材料の粘度、ペースト材料の不存在領域の大きさ、
基板面の状態等によって異なるが、基板面に印刷用パタ
ーンをあてがっている最中に図1(b)に示す電極膜
4、5になるようにすることも可能である。
【0013】次いで、これらの電極膜4,5を乾燥し、
その後に焼成する。
【0014】次いで、図1(c)に示すように、電極膜
4、5に接続するようにして基板1面に抵抗用のペース
ト材料を印刷して抵抗膜6を形成する。この抵抗膜6
は、電極膜2、3と同様に印刷した直後には多数の小円
で示されるペースト材料の不存在領域6aが点在するよ
うな状態にしたものである。
【0015】このようなペースト材料の不存在領域6a
の点在した抵抗膜6は、電極膜2、3と同様の方法で形
成することができる。そして、電極膜2、3のときと同
様にしばらく放置しておくと、ペースト材料の不存在領
域6aがその周りのペースト材料のにじみによってペー
スト材料で覆われてしまい、図1(d)に示すように、
あたかも最初からペースト材料の不存在領域が存在しな
かったような抵抗膜7となる。
【0016】最後に、抵抗膜7を乾燥し、その後に焼成
することにより、厚膜抵抗集合体が得られる。
【0017】なお、厚膜抵抗集合体は、通常は縦横にブ
レーク溝の形成された大きな親基板が用いられ、電極膜
4、5と抵抗膜7とを焼成した後にブレーク溝で分割し
て個別の厚膜抵抗集合体を得、その後に必要に応じて基
板側面や基板裏面に電極膜4、5と接続された端面電極
を形成する。
【0018】また、上記実施例においては、電極膜4、
5と抵抗膜7の両方ともに、その印刷時にペースト材料
の不存在領域が点在するようにしたが、いずれか一方に
短絡の恐れがなければ、短絡の恐れのある方にのみペー
スト材料の不存在領域が点在するように印刷すればよ
い。
【0019】また、ペースト材料の不存在領域は、必ず
しも電極膜や抵抗膜の全域に均一に点在させる必要はな
く、抵抗膜6を例示する図2や図3のように点在させて
もよい。
【0020】さらには、本発明は、厚膜抵抗集合体だけ
ではなく、コンデンサネットワーク等の厚膜体を用いる
他の電子部品にも適用できることはいうまでもない。
【0021】
【発明の効果】以上説明したことから明らかなように本
発明によれば、ペースト材料の不存在領域が点在するよ
うな状態に厚膜体を印刷し、印刷後に該ペースト材料の
不存在領域にその周りのペースト材料をにじませること
により該ペースト材料の不存在領域をなくすようにした
から、厚膜体の膜厚が薄くなってペースト材料のにじみ
が生じにくくなり、厚膜体の高密度配置が可能となる。
【図面の簡単な説明】
【図1】本発明の厚膜体の形成方法を適用した厚膜抵抗
集合体の形成工程を示す図で、同図(a)〜(d)は各
工程における基板面を示す部分平面図である。
【図2】本発明の厚膜体の形成方法を適用した抵抗膜の
変形例を示す図である。
【図3】本発明の厚膜体の形成方法を適用した抵抗膜の
別の変形例を示す図である。
【図4】従来例を説明するための厚膜抵抗集合体の部分
平面図である。
【図5】図4に示す厚膜抵抗集合体の厚膜体のにじみを
説明するための図である。
【符号の説明】
1 基板 2、3、4、5 電極膜 2a、3a ペースト材料の不存在領域 6、7 抵抗膜 6a ペースト材料の不存在領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板面にペースト材料を印刷することに
    より厚膜体を形成する厚膜体の形成方法であって、ペー
    スト材料の不存在領域が点在するような状態に厚膜体を
    印刷し、印刷後に該ペースト材料の不存在領域にその周
    りのペースト材料をにじませることにより ペースト材
    料の不存在領域をなくすようにしたことを特徴とする厚
    膜体の形成方法。
JP4012934A 1992-01-28 1992-01-28 厚膜体の形成方法 Pending JPH05205912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4012934A JPH05205912A (ja) 1992-01-28 1992-01-28 厚膜体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4012934A JPH05205912A (ja) 1992-01-28 1992-01-28 厚膜体の形成方法

Publications (1)

Publication Number Publication Date
JPH05205912A true JPH05205912A (ja) 1993-08-13

Family

ID=11819122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4012934A Pending JPH05205912A (ja) 1992-01-28 1992-01-28 厚膜体の形成方法

Country Status (1)

Country Link
JP (1) JPH05205912A (ja)

Similar Documents

Publication Publication Date Title
US4343833A (en) Method of manufacturing thermal head
JPH05205912A (ja) 厚膜体の形成方法
US5162191A (en) High-density circuit and method of its manufacture
JPH0795483B2 (ja) 厚膜抵抗素子の製造方法
JPH0897018A (ja) チップ型抵抗器の製造方法
JPS6187393A (ja) 光厚膜ハイブリツド法
JPH02112993A (ja) 厚膜回路基板の製造方法及び製造用メッシュマスク
JPH0767001B2 (ja) 電子部品用基板
JPH0666047B2 (ja) タブレットとその製造方法
JPH0335505A (ja) チップrネットワークの製造方法
JPH03215901A (ja) 角板型チップ抵抗器
JPH0218903A (ja) チップ部品用セラミック製基板
JPS646030B2 (ja)
JPS6072298A (ja) 配線パタ−ン修理方法
JP3491388B2 (ja) 多層厚膜体印刷方法および多層厚膜体
JPS6342536Y2 (ja)
JPS5823495A (ja) 厚膜印刷用スクリ−ン
JPH056687Y2 (ja)
JPS6045095A (ja) 厚膜多層基板の製造方法
JPS63197304A (ja) 厚膜抵抗体の形成方法
JPS63244900A (ja) 厚膜印刷回路形成方法
JPS61192564A (ja) サ−マルプリントヘツドの製造方法
JPH06215915A (ja) 厚膜印刷方法
JPH1022167A (ja) 磁器コンデンサ及びその製造方法
JPS6362398B2 (ja)