JPH05206216A - テープキャリア、半導体装置実装体及び実装方法 - Google Patents
テープキャリア、半導体装置実装体及び実装方法Info
- Publication number
- JPH05206216A JPH05206216A JP4037326A JP3732692A JPH05206216A JP H05206216 A JPH05206216 A JP H05206216A JP 4037326 A JP4037326 A JP 4037326A JP 3732692 A JP3732692 A JP 3732692A JP H05206216 A JPH05206216 A JP H05206216A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- tape carrier
- inner lead
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 最終実装時のプリント基板の巨大化を防ぎ、
プリント基板が高コスト化するのを防ぐ。 【構成】 ベースフィルム２の中央部に四辺形のデバイ
ス穴６があけられ、デバイス穴６にはインナーリード８
ａが突出して上方向に折り曲げられ、それに小サイズの
ＩＣチップ１６が表面を下に向けて接続されている。デ
バイス穴６の外側には４つのデバイス穴１０がデバイス
穴６を囲むように設けられ、デバイス穴１０にはインナ
ーリード１２ａが突出して下方向に折り曲げられ、それ
に大サイズのＩＣチップ１６が表面を上に向けて接続さ
れている。
プリント基板が高コスト化するのを防ぐ。 【構成】 ベースフィルム２の中央部に四辺形のデバイ
ス穴６があけられ、デバイス穴６にはインナーリード８
ａが突出して上方向に折り曲げられ、それに小サイズの
ＩＣチップ１６が表面を下に向けて接続されている。デ
バイス穴６の外側には４つのデバイス穴１０がデバイス
穴６を囲むように設けられ、デバイス穴１０にはインナ
ーリード１２ａが突出して下方向に折り曲げられ、それ
に大サイズのＩＣチップ１６が表面を上に向けて接続さ
れている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置チップを実装
するテープキャリアと、テープキャリアを用いるＴＡＢ
方式の半導体装置実装体及びその実装方法に関するもの
である。
するテープキャリアと、テープキャリアを用いるＴＡＢ
方式の半導体装置実装体及びその実装方法に関するもの
である。
【０００２】
【従来の技術】近年、半導体装置（以下、ＩＣという）
は仕様が多様化されてきている。仕様の多様化に対応す
るために、仮にＩＣ１チップ内に様々な機能をもたせた
構造とすれば、必然的にＩＣチップが巨大化してしま
い、それにともなって歩留まりが低下する。一方、ＩＣ
も小型化に対するニーズが強い。そこで、ある機能をも
つＩＣはそれだけで１チップとし、別の機能をもつＩＣ
はそれだけで別の１チップとすることにより、ＩＣ製造
工程での歩留まりを高レベルに維持するようにし、実装
段階では複数個のＩＣチップを実装することが行なわれ
ている。
は仕様が多様化されてきている。仕様の多様化に対応す
るために、仮にＩＣ１チップ内に様々な機能をもたせた
構造とすれば、必然的にＩＣチップが巨大化してしま
い、それにともなって歩留まりが低下する。一方、ＩＣ
も小型化に対するニーズが強い。そこで、ある機能をも
つＩＣはそれだけで１チップとし、別の機能をもつＩＣ
はそれだけで別の１チップとすることにより、ＩＣ製造
工程での歩留まりを高レベルに維持するようにし、実装
段階では複数個のＩＣチップを実装することが行なわれ
ている。
【０００３】現在の主流のＩＣ実装方法はＳＭＴ（表面
実装）とも呼ばれ、ガラスエポキシ基板などのプリント
基板へＩＣを面実装している。この場合、ＩＣチップが
プリント基板の平面上に配置されるので、プリント基板
が広くて大きいものになり、コスト高にもなる。ＩＣチ
ップ実装の一手段としてＴＡＢ（Tape Automated Bondi
ng）方式が用いられている。ＴＡＢ方式では一般にＩＣ
チップに合わせたテープキャリアが製作され、１つのテ
ープキャリアには１個のＩＣチップのみが実装される。
実装）とも呼ばれ、ガラスエポキシ基板などのプリント
基板へＩＣを面実装している。この場合、ＩＣチップが
プリント基板の平面上に配置されるので、プリント基板
が広くて大きいものになり、コスト高にもなる。ＩＣチ
ップ実装の一手段としてＴＡＢ（Tape Automated Bondi
ng）方式が用いられている。ＴＡＢ方式では一般にＩＣ
チップに合わせたテープキャリアが製作され、１つのテ
ープキャリアには１個のＩＣチップのみが実装される。
【０００４】チップサイズの異なるＩＣチップに対して
共通のテープキャリアを用いることができるようにする
ために、複数のＩＣチップ用のインナーリード群を設け
ておき、実装するＩＣチップに対応したインナーリード
群を使用することにより、テープキャリアの共通化を図
った例がある（特開平３−８５７５２号公報参照）。そ
のテープキャリアでも１つのテープキャリアには１個の
ＩＣチップのみが実装される。
共通のテープキャリアを用いることができるようにする
ために、複数のＩＣチップ用のインナーリード群を設け
ておき、実装するＩＣチップに対応したインナーリード
群を使用することにより、テープキャリアの共通化を図
った例がある（特開平３−８５７５２号公報参照）。そ
のテープキャリアでも１つのテープキャリアには１個の
ＩＣチップのみが実装される。
【０００５】
【発明が解決しようとする課題】従来のＩＣチップの実
装ではＩＣチップをプリント基板の平面上にしか並べる
ことができないため、プリント基板が広くて大きいもの
になっている。そこで、本発明の第１の目的は、最終実
装時のプリント基板の巨大化を防ぎ、プリント基板が高
コスト化するのを防ぐテープキャリアを提供することで
ある。本発明の第２の目的は、そのテープキャリアを用
いた実装体を提供することである。本発明の第３の目的
は、そのテープキャリアを用いた実装方法を提供するこ
とである。
装ではＩＣチップをプリント基板の平面上にしか並べる
ことができないため、プリント基板が広くて大きいもの
になっている。そこで、本発明の第１の目的は、最終実
装時のプリント基板の巨大化を防ぎ、プリント基板が高
コスト化するのを防ぐテープキャリアを提供することで
ある。本発明の第２の目的は、そのテープキャリアを用
いた実装体を提供することである。本発明の第３の目的
は、そのテープキャリアを用いた実装方法を提供するこ
とである。
【０００６】
【課題を解決するための手段】本発明のテープキャリア
では、ＩＣチップと接続されるインナーリードが突出し
ているデバイス穴により規定される一ＩＣチップ用の領
域が少なくとも１個のサイズの異なる他の一ＩＣチップ
用の領域と重複している。本発明の実装方法では、この
テープキャリアの重複領域のインナーリードをベースフ
ィルム面に対して互いに反対方向に折り曲げ（フォーミ
ング工程）、まず小チップ用のインナーリードにそれに
対応するＩＣチップをインナーボンディングし、その後
大チップ用のインナーリードにそれに対応するＩＣチッ
プを前記小チップとはチップ表面どおしが対向する方向
にしてインナーボンディングする。工程とを備えてい
る。テープキャリアにＩＣチップを実装した後、テープ
キャリアのアウターリードをプリント基板上に接続する
ことにより、ＩＣチップがプリント基板に実装される。
本発明の実装体では、このテープキャリアの重複領域の
インナーリードが、ベースフィルム面に対して互いに反
対方向に折り曲げられ、各領域にそれぞれのＩＣチップ
が実装されている。テープキャリアに実装された状態で
は重複領域で小チップと大チップが互いに表面を対向さ
せている。
では、ＩＣチップと接続されるインナーリードが突出し
ているデバイス穴により規定される一ＩＣチップ用の領
域が少なくとも１個のサイズの異なる他の一ＩＣチップ
用の領域と重複している。本発明の実装方法では、この
テープキャリアの重複領域のインナーリードをベースフ
ィルム面に対して互いに反対方向に折り曲げ（フォーミ
ング工程）、まず小チップ用のインナーリードにそれに
対応するＩＣチップをインナーボンディングし、その後
大チップ用のインナーリードにそれに対応するＩＣチッ
プを前記小チップとはチップ表面どおしが対向する方向
にしてインナーボンディングする。工程とを備えてい
る。テープキャリアにＩＣチップを実装した後、テープ
キャリアのアウターリードをプリント基板上に接続する
ことにより、ＩＣチップがプリント基板に実装される。
本発明の実装体では、このテープキャリアの重複領域の
インナーリードが、ベースフィルム面に対して互いに反
対方向に折り曲げられ、各領域にそれぞれのＩＣチップ
が実装されている。テープキャリアに実装された状態で
は重複領域で小チップと大チップが互いに表面を対向さ
せている。
【０００７】
【実施例】図１と図２は一実施例のＩＣ実装体を表わ
す。図１は平面図、図２（Ａ）は斜視図、図２（Ｂ）は
図１のＢ−Ｂ線位置での断面図である。図１で、ベース
フィルム２は上下方向に延びており、その両側部にはテ
ープキャリアを送るための穴４があけられている。ベー
スフィルム２の中央部には小サイズのＩＣチップを実装
するための四辺形のデバイス穴６があけられ、デバイス
穴６には小チップ用のリード８のインナーリード８ａが
突出している。デバイス穴６の外側には大きいサイズの
ＩＣチップを実装するためのデバイス穴１０がデバイス
穴６を取り囲むように４つあけられており、デバイス穴
１０には大きいサイズのＩＣチップ用のリード１２のイ
ンナーリード１２ａが突出している。デバイス穴１０よ
りも更に外側にはこのテープキャリアにＩＣチップを実
装した後、切断してプリント基板に実装するための切断
用の穴１４が４つあけられており、穴１４を横切るリー
ド８，１２はプリント基板に接続されるアウターリード
となる。
す。図１は平面図、図２（Ａ）は斜視図、図２（Ｂ）は
図１のＢ−Ｂ線位置での断面図である。図１で、ベース
フィルム２は上下方向に延びており、その両側部にはテ
ープキャリアを送るための穴４があけられている。ベー
スフィルム２の中央部には小サイズのＩＣチップを実装
するための四辺形のデバイス穴６があけられ、デバイス
穴６には小チップ用のリード８のインナーリード８ａが
突出している。デバイス穴６の外側には大きいサイズの
ＩＣチップを実装するためのデバイス穴１０がデバイス
穴６を取り囲むように４つあけられており、デバイス穴
１０には大きいサイズのＩＣチップ用のリード１２のイ
ンナーリード１２ａが突出している。デバイス穴１０よ
りも更に外側にはこのテープキャリアにＩＣチップを実
装した後、切断してプリント基板に実装するための切断
用の穴１４が４つあけられており、穴１４を横切るリー
ド８，１２はプリント基板に接続されるアウターリード
となる。
【０００８】小さいサイズのＩＣチップ用のインナーリ
ード８ａは、図２では上方向に折り曲げられたフォーミ
ング処理が施され、大きいサイズのＩＣチップ用のイン
ナーリード１２ａはインナーリード８ａとは反対方向に
折り曲げられたフォーミング処理が施されている。イン
ナーリード８ａには小さいサイズのＩＣチップ１６が表
面（パッドが形成されている面）を下に向けてインナー
リード８ａに接続されており、大きいサイズのＩＣチッ
プ１８は表面を上に向けてインナーリード１２ａに接続
されている。図２のようにインナーリード８ａと１２ａ
がベースフイルム面を挾んで互いに反対方向に折り曲げ
られてフォーミングされているのは、実装されたＩＣチ
ップ１６と１８とが接触しないように、また、一方のＩ
Ｃチップが他方のＩＣチップ用のインナーリードと接触
しないようにするためである。
ード８ａは、図２では上方向に折り曲げられたフォーミ
ング処理が施され、大きいサイズのＩＣチップ用のイン
ナーリード１２ａはインナーリード８ａとは反対方向に
折り曲げられたフォーミング処理が施されている。イン
ナーリード８ａには小さいサイズのＩＣチップ１６が表
面（パッドが形成されている面）を下に向けてインナー
リード８ａに接続されており、大きいサイズのＩＣチッ
プ１８は表面を上に向けてインナーリード１２ａに接続
されている。図２のようにインナーリード８ａと１２ａ
がベースフイルム面を挾んで互いに反対方向に折り曲げ
られてフォーミングされているのは、実装されたＩＣチ
ップ１６と１８とが接触しないように、また、一方のＩ
Ｃチップが他方のＩＣチップ用のインナーリードと接触
しないようにするためである。
【０００９】図１、図２のようにＩＣチップ１６，１８
をそれぞれのインナーリード８ａ，１２ａに接続した
後、ＩＣチップ１６，１８を樹脂封止し、電気検査を行
なった後、穴１４の位置でベースフィルム２を切断し、
アウターリードをプリント基板に接続する。
をそれぞれのインナーリード８ａ，１２ａに接続した
後、ＩＣチップ１６，１８を樹脂封止し、電気検査を行
なった後、穴１４の位置でベースフィルム２を切断し、
アウターリードをプリント基板に接続する。
【００１０】次に、図１、図２に示される実施例の実装
方法を図３により説明する。 （Ａ）小さいサイズのＩＣチップ用のデバイス穴６に突
出したインナーリード８ａを図で上方向に折り曲げるフ
ォーミング処理をし、外側の大チップ用のデバイス穴１
０のインナーリード１２ａを下側へ折り曲げるフォーミ
ング処理を施すために、インナーリード８ａ用の固定台
２０を上側に配置し、下側には可動パンチ２２を配置す
る。また大チップ用の固定台２４を下側に配置し、大チ
ップ用可動パンチ２６を上側に配置する。可動パンチ２
２と２６を矢印方向に移動させることにより、インナー
リード８ａが上側に折り曲げられ、インナーリード１２
ａが下側に折り曲げられるフォーミングが施される。
方法を図３により説明する。 （Ａ）小さいサイズのＩＣチップ用のデバイス穴６に突
出したインナーリード８ａを図で上方向に折り曲げるフ
ォーミング処理をし、外側の大チップ用のデバイス穴１
０のインナーリード１２ａを下側へ折り曲げるフォーミ
ング処理を施すために、インナーリード８ａ用の固定台
２０を上側に配置し、下側には可動パンチ２２を配置す
る。また大チップ用の固定台２４を下側に配置し、大チ
ップ用可動パンチ２６を上側に配置する。可動パンチ２
２と２６を矢印方向に移動させることにより、インナー
リード８ａが上側に折り曲げられ、インナーリード１２
ａが下側に折り曲げられるフォーミングが施される。
【００１１】（Ｂ）はインナーリード８ａ，１２ａがフ
ォーミングされた状態を表わしている。 （Ｃ）テープキャリアをインナーリード８ａが下側にな
るように配置し、小さいサイズのＩＣチップ１６をボン
ディングパッドが設けられている表面が上を向く状態で
インナーリードボンディングを行なう。このときのボン
ディングツールは従来から用いられている圧着面が四角
形状のもので行なう。
ォーミングされた状態を表わしている。 （Ｃ）テープキャリアをインナーリード８ａが下側にな
るように配置し、小さいサイズのＩＣチップ１６をボン
ディングパッドが設けられている表面が上を向く状態で
インナーリードボンディングを行なう。このときのボン
ディングツールは従来から用いられている圧着面が四角
形状のもので行なう。
【００１２】（Ｄ）テープキャリアを反転させて大チッ
プ用のインナーリード１２ａが下側になり、それに接続
される大きいサイズのＩＣチップ１８が表面を上に向け
る状態にしてインナーリードボンディングを行なう。こ
の際、すでに小さいサイズのＩＣチップ１６がボンディ
ングされているため、ボンディングツールはＩＣチップ
１６を避ける形状のボンディングツールを使用する。こ
れで図１、図２の状態の実装体が得られる。
プ用のインナーリード１２ａが下側になり、それに接続
される大きいサイズのＩＣチップ１８が表面を上に向け
る状態にしてインナーリードボンディングを行なう。こ
の際、すでに小さいサイズのＩＣチップ１６がボンディ
ングされているため、ボンディングツールはＩＣチップ
１６を避ける形状のボンディングツールを使用する。こ
れで図１、図２の状態の実装体が得られる。
【００１３】本発明は図１、図２の実施例に示されるよ
うに、小さいサイズの１個のＩＣチップ１６と大きいサ
イズの１個のＩＣチップ１８とが互いに対面する状態に
実装されたものに限らず、例えば図３に示されるよう
に、大きいサイズの１個のＩＣチップ１８が実装されて
いる領域内に、小さいサイズの２個のＩＣチップ１６ａ
と１６ｂが、テープキャリアのベースフィルム２の面に
対して互いに反対方向にフォーミングされたそれぞれの
インナーリードに互いに対面するようにインナーボンデ
ィングすることもできる。
うに、小さいサイズの１個のＩＣチップ１６と大きいサ
イズの１個のＩＣチップ１８とが互いに対面する状態に
実装されたものに限らず、例えば図３に示されるよう
に、大きいサイズの１個のＩＣチップ１８が実装されて
いる領域内に、小さいサイズの２個のＩＣチップ１６ａ
と１６ｂが、テープキャリアのベースフィルム２の面に
対して互いに反対方向にフォーミングされたそれぞれの
インナーリードに互いに対面するようにインナーボンデ
ィングすることもできる。
【００１４】
【発明の効果】本発明ではテープキャリアの１つの領域
に２個以上のＩＣチップがそれぞれの領域を重複させた
状態でボンディングされるので、テープキャリアの面積
が小さくてすみ、テープキャリアのコストが低下する。
１領域に２チップ以上を実装することにより、同一面積
で複数の機能をもたせることになり、ひいてはＩＣを搭
載した機器の小型化を図ることができる。高付加価値で
高機能なＩＣを１チップで作ろうとすると、チップサイ
ズが大きくなって歩留まりが低下し、ひいてはコストが
高くなり、また供給が不安定になるなどの不具合な点が
あるが、本発明により実装すれば、高機能なＩＣを無理
に１チップ化する必要がなく、機能別にそれぞれのＩＣ
チップとして製作すればよいので、製造時の歩留まりが
向上し、コストが低下し、供給が安定化するといった利
点が生まれる。
に２個以上のＩＣチップがそれぞれの領域を重複させた
状態でボンディングされるので、テープキャリアの面積
が小さくてすみ、テープキャリアのコストが低下する。
１領域に２チップ以上を実装することにより、同一面積
で複数の機能をもたせることになり、ひいてはＩＣを搭
載した機器の小型化を図ることができる。高付加価値で
高機能なＩＣを１チップで作ろうとすると、チップサイ
ズが大きくなって歩留まりが低下し、ひいてはコストが
高くなり、また供給が不安定になるなどの不具合な点が
あるが、本発明により実装すれば、高機能なＩＣを無理
に１チップ化する必要がなく、機能別にそれぞれのＩＣ
チップとして製作すればよいので、製造時の歩留まりが
向上し、コストが低下し、供給が安定化するといった利
点が生まれる。
【図１】一実施例の実装体を示す平面図である。
【図２】同実施例を示す図であり、（Ａ）は斜視図、
（Ｂ）は図１のＢ−Ｂ線位置での断面図である。
（Ｂ）は図１のＢ−Ｂ線位置での断面図である。
【図３】図１の実施例の実装方法を示す工程断面図であ
る。
る。
【図４】他の実施例の実装体を示す断面図である。
２ テープキャリアのベースフィルム ６ 小チップ用のデバイス穴 ８ａ，１２ａ インナーリード ８ 大チップ用のデバイス穴 １６，１６ａ，１６ｂ，１８ ＩＣチップ
Claims (3)
- 【請求項１】 半導体装置チップと接続されるインナー
リードが突出しているデバイス穴により規定される一半
導体装置チップ用の領域が少なくとも１個のサイズの異
なる他の一半導体装置チップ用の領域と重複しているこ
とを特徴とするテープキャリア。 - 【請求項２】 半導体装置チップと接続されるインナー
リードが突出しているデバイス穴により規定される一半
導体装置チップ用の領域が少なくとも１個のサイズの異
なる他の一半導体装置チップ用の領域と重複しているテ
ープキャリアの重複領域のインナーリードが、ベースフ
ィルム面に対して互いに反対方向に折り曲げられ、各領
域にそれぞれの半導体装置チップが実装されていること
を特徴する半導体装置実装体。 - 【請求項３】 半導体装置チップと接続されるインナー
リードが突出しているデバイス穴により規定される一半
導体装置チップ用の領域が少なくとも１個のサイズの異
なる他の一半導体装置チップ用の領域と重複しているテ
ープキャリアの重複領域のインナーリードをベースフィ
ルム面に対して互いに反対方向に折り曲げるフォーミン
グ工程と、小チップ用のインナーリードにそれに対応す
る半導体装置チップをインナーボンディングする工程
と、その後大チップ用のインナーリードにそれに対応す
る半導体装置チップを前記小チップとはチップ表面どお
しが対向する方向にしてインナーボンディングする工程
と、を備えたことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03732692A JP3157249B2 (ja) | 1992-01-27 | 1992-01-27 | 半導体装置実装体及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03732692A JP3157249B2 (ja) | 1992-01-27 | 1992-01-27 | 半導体装置実装体及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206216A true JPH05206216A (ja) | 1993-08-13 |
| JP3157249B2 JP3157249B2 (ja) | 2001-04-16 |
Family
ID=12494530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03732692A Expired - Fee Related JP3157249B2 (ja) | 1992-01-27 | 1992-01-27 | 半導体装置実装体及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157249B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664618B2 (en) | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
| US6803647B2 (en) | 2000-02-25 | 2004-10-12 | Nec Corporation | Mounting structure of semiconductor device and mounting method thereof |
-
1992
- 1992-01-27 JP JP03732692A patent/JP3157249B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803647B2 (en) | 2000-02-25 | 2004-10-12 | Nec Corporation | Mounting structure of semiconductor device and mounting method thereof |
| US6958262B2 (en) | 2000-02-25 | 2005-10-25 | Nec Corporation | Mounting structure of semiconductor device and mounting method thereof |
| US6664618B2 (en) | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
| US7049687B2 (en) | 2001-05-16 | 2006-05-23 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157249B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172851A (en) | Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device | |
| US4994896A (en) | Semiconductor device | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| US7354804B2 (en) | Method for fabricating lead frame and method of fabricating semiconductor device using the same | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JPH08148623A (ja) | 半導体装置 | |
| JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10163408A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
| JPH118275A (ja) | 半導体装置の製造方法 | |
| JP2961839B2 (ja) | 集積回路装置 | |
| KR20070053660A (ko) | 집적 회로 칩의 단일 열 결합 패드 배열체 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH03265148A (ja) | 半導体装置及びその製造方法 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| JPS60167455A (ja) | 半導体装置 | |
| KR0147156B1 (ko) | 필름 온 칩 패키지와 그 제조방법 | |
| JP2000058707A (ja) | 半導体パッケージの製造方法 | |
| JPH0497537A (ja) | 半導体装置の実装方法 | |
| JPS62263663A (ja) | 電子装置 | |
| JPH10199899A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |