JPS60167455A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60167455A
JPS60167455A JP59023375A JP2337584A JPS60167455A JP S60167455 A JPS60167455 A JP S60167455A JP 59023375 A JP59023375 A JP 59023375A JP 2337584 A JP2337584 A JP 2337584A JP S60167455 A JPS60167455 A JP S60167455A
Authority
JP
Japan
Prior art keywords
resin
lead
mounting
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59023375A
Other languages
English (en)
Inventor
Shinji Mitsui
三井　真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP59023375A priority Critical patent/JPS60167455A/ja
Publication of JPS60167455A publication Critical patent/JPS60167455A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、樹脂封止型半導体装置の構造に関する。
従来例の構成とその問題点 従来、樹脂封止型半導体装置の形状は、ＤＩＬ。
ＳＩＬ、フラットが主流であシ、ＤＩＬ、ＳＩＬに関し
てはピン数の増加に従い、著しく外形寸法が増加し、実
装密度の向上の障害となっている。
また、比較的小型化が可能なフラットパッケージもパッ
ケージ側面からの外部突出リードピンがあるため、外部
リードの基板占有面積を考慮した大きさまでしか小型は
実現できない。最近、フラン２　・、　。
トパソケージの側面からの外部突出リードを側面に沿っ
て裏面側に折り曲げ、外部リード占有面積を削減したテ
ップキャリヤと称される小型パンケージも開発されつつ
あるが、外部突出しリードの折り曲げの際にリードと樹
脂の界面にクラックや間隙を発生させ、耐湿性を低下さ
せたり、プリント基板との接合もハンダのりフロ一工程
を用いなければならないことから、工程の複雑化をひき
起こす。
発明の目的 本発明は、上述のような問題点を解消し、工程の複雑化
をもたらさない信頼性の高い超小型の樹脂封止型半導体
装置を提供するものである。
発明の構成 本発明は要約するに、樹脂封止型半導体装置において、
樹脂封止後の外部突出リードがプリント基板などに実装
される際に、パッケージの底面から突出したことを特徴
とし、パーンケージサイズとしては、樹脂部と同一のサ
イズの超小型のパッケージを提供するものである。
３　・　。
実施例の説明 本発明の一実施例を図面に従って説明する。
第１図〜第３図は、本実施例に用いたリードフレームお
よびこれを用いた半導体装置組立て工程順の斜視図であ
る。すなわち、第１図はリードフレーム１の外形であシ
、第２図はこれに半導体テップ２を載置し、金属細線３
で接続し、さらに本リードフレーム１を一連の状態でリ
ードピンの曲げ加工を行って通常のダイスボンド、ワイ
ヤポンドを行ったものである。この状態で金型を用いて
、例エバトランスファモールドのような一括封止樹脂４
によって封止を行ったものが第３図である。
そして、リードフレーム１から個々に分割して、第４図
の断面図に示すような完成品を得る。この図示例でわか
るように本発明では、リードピン６が樹脂内部で折り曲
げられ、封止樹脂４の底面から突出している。本発明の
実施にあたっては、従来技術をそのまま流用することが
でき、何らの工程の複雑化、コスト高もひき起こさない
。
発明の効果 本発明の樹脂封止型半導体装置は、外部リードをパッケ
ージ裏面から突出させたため、外形寸法が樹脂部寸法と
同一となり、同一リードピンを有する樹脂封止型パッケ
ージの中で最小外形の超小型パッケージが実現できる。
しかも、基板実装の際に、従来のチンプキャリャタイプ
のようなソルダリフローによる接合といったわずられし
さもともなわず、ＤＩＬパッケージ同様の差込み方式の
実装が可能なため、自動化も促進される。加えて、従来
の半導体装置に見られたような裸のリードピンが側面に
露出していると、ノ・ノドリンク時の静電破壊や、ショ
ートなどのトラブルが生じ易いが本発明の構造では、上
記のトラブルも発生し難い。
また、リードの折り曲げ加工後に、樹脂封止が行なわれ
るので、リードと樹脂の界面にマイクロクラックや間隙
の発生する可能性がほとんどなく、耐湿性に優れた半導
体装置が実現できる。
【図面の簡単な説明】
第１図は、本発明の一実施例のリードフレームの斜視図
、第２図はこのリードフレームにペレッ６・・　７ トをマウントし、ワイヤリングした状態図、第３図は、
第２図の状態に、樹脂封止を行った状態図、第４図は完
成品の断面図である。 １・・・・・・リ−）’フレーム、２・・・・・・ベレ
ット、３・・・・・ワイヤー、４・・・・・封止樹脂、
６・・・・・・外部リード、６・・・・・ダイアタッチ
。 代理人の氏名　弁理士　中　尾　敏　Ｊｌ　ｌ”Ｊか１
名第１図 第４図　４２

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止型半導体装置の外部リードピンが、実装基板に
    対向するパッケージの底面から突出していることを特徴
    とする半導体装置。
JP59023375A 1984-02-10 1984-02-10 半導体装置 Pending JPS60167455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59023375A JPS60167455A (ja) 1984-02-10 1984-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023375A JPS60167455A (ja) 1984-02-10 1984-02-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS60167455A true JPS60167455A (ja) 1985-08-30

Family

ID=12108791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023375A Pending JPS60167455A (ja) 1984-02-10 1984-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS60167455A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310150A (ja) * 1987-06-12 1988-12-19 Hitachi Cable Ltd 樹脂封止型ｉｃリ−ドフレ−ムおよび樹脂封止型ｉｃパッケ−ジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310150A (ja) * 1987-06-12 1988-12-19 Hitachi Cable Ltd 樹脂封止型ｉｃリ−ドフレ−ムおよび樹脂封止型ｉｃパッケ−ジ

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US5548087A (en) Molded plastic packaging of electronic devices
JP2002198482A (ja) 半導体装置およびその製造方法
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JPS63296252A (ja) 樹脂封止型半導体装置
JPS60167455A (ja) 半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
KR100291511B1 (ko) 멀티 칩 패키지
JP3157249B2 (ja) 半導体装置実装体及び実装方法
JPH0410699Y2 (ja)
JPH05315540A (ja) 半導体装置
JP2876846B2 (ja) 樹脂封止型半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JP2521944B2 (ja) 集積回路パッケ−ジ
JP2002026168A (ja) 半導体装置およびその製造方法
JPS62219531A (ja) 半導体集積回路装置
JPS63240055A (ja) 半導体装置
JPH0199245A (ja) Ｉｃパッケージ
JPH0366150A (ja) 半導体集積回路装置
JPH0553310B2 (ja)
JPH01209751A (ja) リードフレーム
JPH02249981A (ja) 半導体装置およびそれを用いた実装方法ならびに導通試験方法
JPH01255259A (ja) 樹脂封止型半導体装置
JP2513781B2 (ja) 半導体装置