JPH05206418A - ゲートアレイ集積回路装置 - Google Patents
ゲートアレイ集積回路装置Info
- Publication number
- JPH05206418A JPH05206418A JP1358692A JP1358692A JPH05206418A JP H05206418 A JPH05206418 A JP H05206418A JP 1358692 A JP1358692 A JP 1358692A JP 1358692 A JP1358692 A JP 1358692A JP H05206418 A JPH05206418 A JP H05206418A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- automatic wiring
- region
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ゲートアレイ集積回路装置において、入出力回
路の未使用部を有効利用して、配線格子数を増加し未配
線を防止すること。 【構成】入出力回路ブロックをチップの外側と内側の２
列に配し、内側のブロック上全てを自動配線領域１にす
ることにより、ここを入出力として使用しない場合、チ
ップサイズを拡大することなく自動配線格子数を増加す
ることができ、未配線を防止できる。
路の未使用部を有効利用して、配線格子数を増加し未配
線を防止すること。 【構成】入出力回路ブロックをチップの外側と内側の２
列に配し、内側のブロック上全てを自動配線領域１にす
ることにより、ここを入出力として使用しない場合、チ
ップサイズを拡大することなく自動配線格子数を増加す
ることができ、未配線を防止できる。
Description
【０００１】
【産業上の利用分野】本発明はゲートアレイ集積回路装
置に関し、特に入出力回路領域の構成に関する。
置に関し、特に入出力回路領域の構成に関する。
【０００２】
【従来の技術】従来のゲートアレイ集積回路装置では、
図３に示すように、内部ブロック領域２のみで自動配線
を行い、周辺部は入出力回路ブロック専用領域という構
成になっていた。またこの部分の素子の配置は、内部ブ
ロック領域と異なり、配線格子に準じておらず、単に入
出力回路を構成しやすい配置になっていた。
図３に示すように、内部ブロック領域２のみで自動配線
を行い、周辺部は入出力回路ブロック専用領域という構
成になっていた。またこの部分の素子の配置は、内部ブ
ロック領域と異なり、配線格子に準じておらず、単に入
出力回路を構成しやすい配置になっていた。
【０００３】図３において、自動配線領域１となる内部
ブロック領域２の外方に、入出力回路ブロックの出力部
４，入力部３があり、さらに外方にボンディングパッド
６が配列されている。
ブロック領域２の外方に、入出力回路ブロックの出力部
４，入力部３があり、さらに外方にボンディングパッド
６が配列されている。
【０００４】
【発明が解決しようとする課題】前述した従来のゲート
アレイ集積回路装置の入出力回路部は、入出力ブロック
専用の領域となっており、各パッド（ＰＡＤ）６におい
て入力または出力のどちらかが使用されたときに使用さ
れない部分が無駄な領域になってしまう。
アレイ集積回路装置の入出力回路部は、入出力ブロック
専用の領域となっており、各パッド（ＰＡＤ）６におい
て入力または出力のどちらかが使用されたときに使用さ
れない部分が無駄な領域になってしまう。
【０００５】また、内部回路ブロックの使用率が９５％
程度の高い値になった場合、未配線が発生する確率が高
くなるが、従来の技術ではチップサイズを変えないで配
線格子を増やし、配線性を向上することはできず、前述
した入出力回路部の未使用部分を有効に利用することが
できない。
程度の高い値になった場合、未配線が発生する確率が高
くなるが、従来の技術ではチップサイズを変えないで配
線格子を増やし、配線性を向上することはできず、前述
した入出力回路部の未使用部分を有効に利用することが
できない。
【０００６】本発明の目的は、前記問題点を解決し、入
出力回路部の未使用部分を有効に利用できるようにした
ゲートアレイ集積回路装置を提供することにある。
出力回路部の未使用部分を有効に利用できるようにした
ゲートアレイ集積回路装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の構成は、内部領
域を設け、その外方に入出力回路ブロックを設け、さら
に外方にパッドを配列したゲートアレイ集積回路装置に
おいて、前記入出力回路ブロック上を前記内部領域と連
続した自動配線領域にすることを特徴とする。
域を設け、その外方に入出力回路ブロックを設け、さら
に外方にパッドを配列したゲートアレイ集積回路装置に
おいて、前記入出力回路ブロック上を前記内部領域と連
続した自動配線領域にすることを特徴とする。
【０００８】
【実施例】図１は本発明の一実施例のゲートアレイ集積
回路装置を示す平面図である。
回路装置を示す平面図である。
【０００９】図１において、本発明の一実施例のゲート
アレイ集積回路装置では、入出力回路ブロックのうち入
力部３を除く出力部４の部分を自動配線領域１とし、出
力ブロックが使用されない場合、ここを自動配線領域１
として使用する。内部ブロック領域２も、自動配線領域
１とする。このとき、縦方向の配線格子数は、出力部の
長さが０．８ｍｍ、配線ピッチを５μｍとすると、１６
０本になる。
アレイ集積回路装置では、入出力回路ブロックのうち入
力部３を除く出力部４の部分を自動配線領域１とし、出
力ブロックが使用されない場合、ここを自動配線領域１
として使用する。内部ブロック領域２も、自動配線領域
１とする。このとき、縦方向の配線格子数は、出力部の
長さが０．８ｍｍ、配線ピッチを５μｍとすると、１６
０本になる。
【００１０】また、多ピン（ＰＩＮ）のチップを少いＰ
ＩＮ数のパッケージに組み込んだ場合、このチップの入
出力回路数とパッケージのＰＩＮ数との差の分だけ、自
動配線領域１として使用することができる。
ＩＮ数のパッケージに組み込んだ場合、このチップの入
出力回路数とパッケージのＰＩＮ数との差の分だけ、自
動配線領域１として使用することができる。
【００１１】図２は本発明の他の実施例の平面図であ
る。
る。
【００１２】図２において、本実施例では、入出力回路
ブロックをチップの外側と内側の２列に配した実施例が
示されている。ここでは、内側の入出力回路ブロック上
全てを自動配線領域１にしている。
ブロックをチップの外側と内側の２列に配した実施例が
示されている。ここでは、内側の入出力回路ブロック上
全てを自動配線領域１にしている。
【００１３】外側の領域には、入出力回路ブロックの入
力部３，出力部４があり、その外方に静電保護素子及び
出力トランジスタ部５があり、さらに外方にパッド６が
ある。
力部３，出力部４があり、その外方に静電保護素子及び
出力トランジスタ部５があり、さらに外方にパッド６が
ある。
【００１４】内側の領域には、入力部３，出力部４があ
り、その内方に内部ブロック領域２があり、いずれも自
動配線領域１となっている。
り、その内方に内部ブロック領域２があり、いずれも自
動配線領域１となっている。
【００１５】本実施例の場合、図１の一実施例と異な
り、多ＰＩＮのパッケージに組み込んだとしても、外側
の入出力回路ブロックが全て使用できるという利点があ
る。また、このときの縦方向の配線格子数は、入出力部
の長さが０．４ｍｍ，配線ピッチを５μｍとすると、８
０本になる。
り、多ＰＩＮのパッケージに組み込んだとしても、外側
の入出力回路ブロックが全て使用できるという利点があ
る。また、このときの縦方向の配線格子数は、入出力部
の長さが０．４ｍｍ，配線ピッチを５μｍとすると、８
０本になる。
【００１６】さらに、以上のように未使用の入出力回路
ブロック上を自動配線領域にすることにより、この部分
の素子を利用した内部回路ブロックを用意すれば、内部
回路の使用率が高い場合、さらに搭載回路を増やすこと
もできる。
ブロック上を自動配線領域にすることにより、この部分
の素子を利用した内部回路ブロックを用意すれば、内部
回路の使用率が高い場合、さらに搭載回路を増やすこと
もできる。
【００１７】特に図１の実施例で、出力部４の領域を自
動配線領域１として使用する場合、ここを有効利用する
ためには素子の配置を内部領域と同じ様に配線格子に準
じて行った。
動配線領域１として使用する場合、ここを有効利用する
ためには素子の配置を内部領域と同じ様に配線格子に準
じて行った。
【００１８】また、図２の実施例で、１０ｍｍ×１０ｍ
ｍのチップサイズを考えると、内部領域の配線格子数１
６００本に対して１７６０本になり、１０％増加するこ
とができた。
ｍのチップサイズを考えると、内部領域の配線格子数１
６００本に対して１７６０本になり、１０％増加するこ
とができた。
【００１９】このように、前記実施例のゲートアレイ集
積回路装置における入出力回路領域は、素子を内部配線
格子に準じた配置にすることにより、内部領域と連続し
た自動配線領域として構成される。
積回路装置における入出力回路領域は、素子を内部配線
格子に準じた配置にすることにより、内部領域と連続し
た自動配線領域として構成される。
【００２０】
【発明の効果】以上説明したように、本発明は、入出力
回路ブロック上を内部領域と連続した自動配線領域にし
て、入出力回路部の未使用部分を有効利用することによ
り、チップサイズを拡大することなく、自動配線格子数
を増加して配線性を改善し未配線を防ぐ効果がある。
回路ブロック上を内部領域と連続した自動配線領域にし
て、入出力回路部の未使用部分を有効利用することによ
り、チップサイズを拡大することなく、自動配線格子数
を増加して配線性を改善し未配線を防ぐ効果がある。
【図１】本発明の一実施例のゲートアレイ集積回路装置
を示す平面図である。
を示す平面図である。
【図２】本発明の他の実施例の平面図である。
【図３】従来の入出力回路領域を示す平面図である。
【符号の説明】 １ 自動配線領域 ２ 内部ブロック領域 ３ 入出力回路ブロックの入力部 ４ 入出力回路ブロックの出力部 ５ 静電保護素子及び出力トランジスタ部 ６ ボンディング（ＰＡＤ）パッド
Claims (2)
- 【請求項１】 内部領域を設け、その外方に入出力回路
ブロックを設け、さらに外方にパッドを配列したゲート
アレイ集積回路装置において、前記入出力回路ブロック
上を前記内部領域と連続した自動配線領域にすることを
特徴とするゲートアレイ集積回路装置。 - 【請求項２】 入出力回路ブロックを２列に配置した請
求項１記載のゲートアレイ集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1358692A JPH05206418A (ja) | 1992-01-29 | 1992-01-29 | ゲートアレイ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1358692A JPH05206418A (ja) | 1992-01-29 | 1992-01-29 | ゲートアレイ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206418A true JPH05206418A (ja) | 1993-08-13 |
Family
ID=11837295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1358692A Pending JPH05206418A (ja) | 1992-01-29 | 1992-01-29 | ゲートアレイ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206418A (ja) |
-
1992
- 1992-01-29 JP JP1358692A patent/JPH05206418A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03165061A (ja) | 半導体集積回路装置 | |
| JPH11121498A (ja) | 半導体集積回路装置 | |
| US20030209733A1 (en) | Semiconductor integrated circuit having high-density base cell array | |
| US20060131726A1 (en) | Arrangement of input/output pads on an integrated circuit | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
| JPH037142B2 (ja) | ||
| JP2000022079A (ja) | 半導体集積回路 | |
| JPH0542823B2 (ja) | ||
| KR20000076635A (ko) | 반도체 장치 | |
| JP3130724B2 (ja) | 半導体集積回路装置 | |
| JP2004179184A (ja) | 半導体集積回路 | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| KR20040076361A (ko) | 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH07169838A (ja) | 半導体集積回路装置 | |
| JPH09153286A (ja) | 半導体記憶装置 | |
| JPH06163693A (ja) | 半導体集積回路装置の配線設計方法 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH06232377A (ja) | 半導体集積回路 | |
| JPS63306641A (ja) | 半導体集積回路 | |
| JPS58122749A (ja) | 半導体装置 | |
| JPH0513582A (ja) | 半導体装置の電源配線 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |