JPH05206598A - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JPH05206598A
JPH05206598A JP4012755A JP1275592A JPH05206598A JP H05206598 A JPH05206598 A JP H05206598A JP 4012755 A JP4012755 A JP 4012755A JP 1275592 A JP1275592 A JP 1275592A JP H05206598 A JPH05206598 A JP H05206598A
Authority
JP
Japan
Prior art keywords
ceramic
layer
circuit board
metal foil
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4012755A
Other languages
English (en)
Inventor
Hiroyuki Otani
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4012755A priority Critical patent/JPH05206598A/ja
Publication of JPH05206598A publication Critical patent/JPH05206598A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 微細なパターン形成が容易で、半田濡れ性が
よく、導体層との密着強度の低下の少ないセラミック回
路基板を提供する。 【構成】 セラミック多層基板1上に、導電性樹脂層3
を設け、その上に金属箔層4を設ける。導電性樹脂層3
が金属箔層4とセラミック多層基板1を強固に密着さ
せ、その間に生じる熱歪を吸収することができる。ま
た、金属箔層4は微細加工が容易で半田濡れ性も良好で
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器などの回路構
成に用いる、高精度配線が可能なセラミック回路基板に
関する。
【0002】
【従来の技術】近年、セラミック回路基板は、熱伝導性
や耐熱性、化学的耐久性が有機材料基板より優れている
ので、有機材料基板に代わるものとして利用が拡大して
いる。また電子機器の小型化、多様化に伴い、高密度配
線、高密度実装が可能な基板として広く使用されるよう
になってきた。さらに、今後は半導体ベアチップ実装基
板として需要は高まると予想され、さらに微細な配線が
必要になると考えられる。
【0003】以下に図面を参照しながら、従来のセラミ
ック回路基板の一例について説明する。
【0004】図3に、従来のセラミック回路基板の構成
を示す。図4は従来の製造方法により電子部品を実装し
たセラミック回路基板の構成を示す。
【0005】図3に示すように、従来のセラミック基板
はアルミナなどからなるセラミック基板21上に、Ag
粉やCu粉を主成分とし、これにホウケイ酸ガラスまた
はホウケイ酸ガラスと熱可塑性樹脂などを添加してなる
導電ペーストを印刷して導体層22を形成する。導体層
22は、導電ペーストが充填されたスルホールやビアホ
ール23上にも形成される。このように構成されたセラ
ミック基板を焼成し、セラミック回路基板に図4に示す
ように回路部品を実装し、電子機器に使用する。
【0006】図4に示すように、セラミック多層基板2
4には、ビアホール25が設けられ、必要に応じて表面
層26と接続している。さらに、半導体27やチップ部
品30がリード28などを介して半田29によって、表
面導体層26に接続されている。
【0007】
【発明が解決しようとする課題】しかし、このような従
来の構成では、導電ペーストをスクリーン印刷して形成
される導体層22のパターン形状は、インクのニジミ、
ヒゲあるいはインクが透過するスクリーン(紗)の影響
による輪郭部の直線性の低下などの問題が発生し、設計
精度を実現することが困難であった。特に微細なパター
ン、例えば線幅が60μm以下のライン印刷では、ライ
ンの途切れなどの問題が発生し、60μmのパターンは
実用できなかった。
【0008】また、表面の平滑性も悪く、表面粗さのバ
ラツキは±10μmを必要とするので半導体のフリップ
実装には採用が困難であった。
【0009】さらに、導電性パターンの作成時には、8
50℃〜900℃の温度で基板全体が焼成されるので、
ガラスによってセラミック基板24と、導体層26は密
着力を増すが、上記ガラスにより導体層26の表面は、
金属箔に比べて、半田29の濡れは悪くなるという問題
があった。また経時変化として、半田29中に含まれる
Sn成分が導体層26の内部に拡散し、合金を形成し、
セラミック基板との接着が熱衝撃によりはずれるという
極めて重大な課題を有していた。
【0010】しかも、850〜900℃での焼成によっ
て、ビアホール25を形成する導体の過焼結による収縮
で導体層26との間で接触不良が生じるなどの課題も有
していた。
【0011】本発明は、上記課題を解決するもので、微
細なパターンを精度良く形成でき、さらに、半田濡れ性
がよく、熱衝撃により密着強度が低下しない、信頼性に
優れたセラミック回路基板を提供することを目的とする
ものである。
【0012】
【課題を解決するための手段】この課題を解決するため
に本発明のセラミック回路基板は、セラミック基板また
はビアホールを有するセラミック多層基板上に金属フィ
ラーと樹脂からなる導電性樹脂層を設け、前記導電性樹
脂層上に、金属箔層を設ける構成としたものである。
【0013】
【作用】本発明は上記構成によって、予め精度良くパタ
ーン形成された金属箔パターンを積層するので、微細な
パターンも設計通りに高精度に形成できる。また、金属
箔層は表面平滑に形成でき、半田濡れ性もよい。金属箔
は密度が高いので、半田中に含まれるSn成分も拡散し
にくく、導電性樹脂層が熱衝撃による歪を吸収するの
で、経時変化による導体層とセラミック基板との密着強
度の低下も少ない。
【0014】さらに、従来のように850℃〜900℃
の焼成工程を経ないので、ビアホール中の金属粉末導体
の過焼結による収縮に基因するビアホールと金属箔層間
の接触不良が発生せず、長期間にわたり高い信頼性を保
つことができることとなる。
【0015】
【実施例】以下に本発明の一実施例のセラミック回路基
板について、図面を参照しながら説明する。
【0016】図1に本発明の一実施例のセラミック回路
基板の構成を示す。図1に示すように、アルミナやガラ
スからなるセラミック多層基板1にCu導体粉を主材と
するビアホール2を設け、その上にAg粉を導電材とす
る光硬化性または熱硬化性のエポキシ樹脂導体パターン
3を、さらに表面平滑なCu箔4を重ね、半導体ベアチ
ップ5がAuバンプ6を通じ半田7によって、Cu箔4
に電気的に接続されている。同じく、チップコンデンサ
8が半田7によってCu箔4に電気的に接続されてい
る。
【0017】以上のように構成されたセラミック回路基
板について、以下に図1,図2を用いてその動作を説明
する。図2に示すように、セラミック基板9内に形成さ
れたビアホール10の上に形成された導電性樹脂層11
が、Cu箔12とビアホール10とを電気的に接続する
電極として動作し、また、Cu箔12とセラミック基板
9とを強固に接着する接着層としても動作している。
【0018】さらに、図1に示すように、Cu箔4はそ
の上に実装されるベアチップ5、チップコンデンサ8を
接続する半田7の濡れ性をよくする部品パッドとなる。
導電性樹脂層3は、セラミック基板1と実装する部品と
の間で発生する熱膨張差による歪を吸収する緩衝層とし
て動作する。
【0019】以上のように本実施例によれば、部品を実
装するCu箔4をエッチングなどの方法で精度よくパタ
ーン形成した後、導電性樹脂層3を介してセラミック基
板に密着させることができる。また、Cu箔4はガラス
を含まないので半田濡れ性が良好となる。
【0020】また、密度の高いCu箔4はSnの拡散が
遅く、しかも、導電性樹脂層3が、部品とセラミック基
板間で生じる熱膨張差による歪を吸収するので、Cu箔
4と導電性樹脂層3によって形成される表面層とセラミ
ック多層基板1との密着力を低下させることもない。
【0021】さらに、従来例のように850〜900℃
という高温での熱処理を施さないため、ビアホール2の
金属導体の過焼結による収縮もないので、ビアホール2
と導電性樹脂層3との接触不良をなくすことができる。
【0022】なお、本実施例では、セラミック多層基板
1の材料をアルミナとガラスを主成分としたが、他のセ
ラミック材を使用することもできる。また、Agをフィ
ラーとしたエポキシ樹脂導電性樹脂層も他の金属と他の
樹脂の組み合わせも可能である。また、金属箔4として
Cu箔を用いたが、半田付けができる金属箔であれば何
でもかまわない。
【0023】
【発明の効果】以上の実施例の説明から明らかなように
本発明によれば、セラミック回路基板がセラミック基板
上に形成された、金属フィラーと樹脂からなる導電性樹
脂層と、導電性樹脂層上に形成された金属箔層から構成
されるので、金属箔を予め精度良くパターン加工するこ
とができ、微細パターンを形成することができる。ま
た、金属箔であるため、半田濡れ性も良く半田中に含ま
れるSnの拡散による密着強度の低下もない。
【0024】さらに、高温処理を必要としないので導電
性樹脂層は、ビアホールとの接続を確実にし、熱膨張差
による部品と基板の歪を吸収し、導体層と基板の密着強
度を低下させない。
【図面の簡単な説明】
【図1】本発明の一実施例のセラミック回路基板に電子
部品を実装した状態を示す断面図
【図2】同セラミック回路基板の構成を示す断面図
【図3】従来のセラミック回路基板の構成を示す断面図
【図4】同セラミック回路基板に電子部品を実装した状
態を示す断面図
【符号の説明】
1 セラミック多層基板 2 ビアホール 3 導電性樹脂層 4 金属箔層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】セラミック基板と、前記セラミック基板上
    に形成された金属フィラーと樹脂を主体としてなる導電
    性樹脂層と、前記導電性樹脂層上に形成された金属箔層
    から構成されるセラミック回路基板。
  2. 【請求項2】セラミック基板がビアホールを有するセラ
    ミック多層基板である請求項1記載のセラミック回路基
    板。
JP4012755A 1992-01-28 1992-01-28 セラミック回路基板 Pending JPH05206598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4012755A JPH05206598A (ja) 1992-01-28 1992-01-28 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4012755A JPH05206598A (ja) 1992-01-28 1992-01-28 セラミック回路基板

Publications (1)

Publication Number Publication Date
JPH05206598A true JPH05206598A (ja) 1993-08-13

Family

ID=11814226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4012755A Pending JPH05206598A (ja) 1992-01-28 1992-01-28 セラミック回路基板

Country Status (1)

Country Link
JP (1) JPH05206598A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2012222312A (ja) * 2011-04-14 2012-11-12 Aica Kogyo Co Ltd 電子部品内蔵基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2012222312A (ja) * 2011-04-14 2012-11-12 Aica Kogyo Co Ltd 電子部品内蔵基板及びその製造方法

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
JP3173410B2 (ja) パッケージ基板およびその製造方法
US5897724A (en) Method of producing a hybrid integrated circuit
JPS62216259A (ja) 混成集積回路の製造方法および構造
US20170265300A1 (en) Double-sided printed circuit board and method for manufacturing same
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JPH10256429A (ja) 半導体パッケージ
JPH05206598A (ja) セラミック回路基板
JP4013339B2 (ja) バンプを有する電子部品の製造方法
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JPH0671144B2 (ja) 多層高密度実装モジュール
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JP2005191075A (ja) 中継基板及びその製造方法、中継基板付き基板
JPH10256428A (ja) 半導体パッケージ
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JPH10256413A (ja) 半導体パッケージ
JPH10242322A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JPH05206635A (ja) セラミック回路基板の製造方法
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JPS6025910Y2 (ja) 半導体装置
JP2698517B2 (ja) バンプ付基板
JP2005011908A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JPH11330674A (ja) 配線基板の製造方法
JPH0653625A (ja) セラミック回路基板