JPH0520957A - 限流素子 - Google Patents
限流素子Info
- Publication number
- JPH0520957A JPH0520957A JP16951991A JP16951991A JPH0520957A JP H0520957 A JPH0520957 A JP H0520957A JP 16951991 A JP16951991 A JP 16951991A JP 16951991 A JP16951991 A JP 16951991A JP H0520957 A JPH0520957 A JP H0520957A
- Authority
- JP
- Japan
- Prior art keywords
- current
- substrate
- limiting element
- superconducting film
- current limiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arc-Extinguishing Devices That Are Switches (AREA)
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンパクトで臨界電流を大きくとることがで
きる限流素子を得る。 【構成】 導体、半導体、及び絶縁物のうちの一つある
いは二つ以上を組合せたもので構成された基板４を超電
導体１で包囲し、電流が電流導入端子２から超電導体１
を通って電流導入端子３へ流れるものとする。また、基
板４に貫通孔を設けてもよい。
きる限流素子を得る。 【構成】 導体、半導体、及び絶縁物のうちの一つある
いは二つ以上を組合せたもので構成された基板４を超電
導体１で包囲し、電流が電流導入端子２から超電導体１
を通って電流導入端子３へ流れるものとする。また、基
板４に貫通孔を設けてもよい。
Description
【０００１】
【産業上の利用分野】この発明は、例えば短絡電流など
の過大電流を限流する限流素子に関するものである。
の過大電流を限流する限流素子に関するものである。
【０００２】
【従来の技術】図９は、例えば平成２年春季第３７回応
用物理学関係連合講演会の講演予稿集第１分冊の２８ｐ
−Ｗ−１２に示された従来の基板に密着された超電導膜
を示す斜視図である。図において、１１は超電導膜で例
えばエピタキシャル成長したＹＢａＣｕＯ薄膜、１２は
超電導膜１１の一端に設けた電流導入端子、１３は超電
導膜１１の他端に設けた電流導入端子、１４は超電導膜
１１を表面に配置した基板である。
用物理学関係連合講演会の講演予稿集第１分冊の２８ｐ
−Ｗ−１２に示された従来の基板に密着された超電導膜
を示す斜視図である。図において、１１は超電導膜で例
えばエピタキシャル成長したＹＢａＣｕＯ薄膜、１２は
超電導膜１１の一端に設けた電流導入端子、１３は超電
導膜１１の他端に設けた電流導入端子、１４は超電導膜
１１を表面に配置した基板である。
【０００３】次に動作について説明する。超電導膜１１
が回路に電流導入端子１２、１３を介してシリアルに接
続されている時を考える。回路の定格電流値以内では、
超電導膜１１は超電導状態である。この回路において短
絡などの事故が起こり、超電導膜１１の臨界電流を越え
る過電流が流れた場合、超電導膜１１はクエンチして常
電導体となり抵抗を有する。この時発生した抵抗によっ
て過電流が抑えられ限流される。
が回路に電流導入端子１２、１３を介してシリアルに接
続されている時を考える。回路の定格電流値以内では、
超電導膜１１は超電導状態である。この回路において短
絡などの事故が起こり、超電導膜１１の臨界電流を越え
る過電流が流れた場合、超電導膜１１はクエンチして常
電導体となり抵抗を有する。この時発生した抵抗によっ
て過電流が抑えられ限流される。
【０００４】
【発明が解決しようとする課題】従来の限流素子は以上
のように構成されているので、限流効果を損なわず臨界
電流の大きな限流素子を得る場合、超電導膜１１の幅を
広げ長さを長くする必要がある。従って、この構造では
基板１４も幅広く長くなり大きくなってしまうという問
題点があった。
のように構成されているので、限流効果を損なわず臨界
電流の大きな限流素子を得る場合、超電導膜１１の幅を
広げ長さを長くする必要がある。従って、この構造では
基板１４も幅広く長くなり大きくなってしまうという問
題点があった。
【０００５】この発明は、かかる問題点を解決するため
になされたもので、コンパクトで臨界電流を大きくとる
ことができる限流素子を得ることを目的とする。
になされたもので、コンパクトで臨界電流を大きくとる
ことができる限流素子を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る限流素子
は、導体、半導体、及び絶縁物のうちの一つまたは二つ
以上を組合せたもので構成された基板、並びに基板を包
囲する超電導体を備えたものである。
は、導体、半導体、及び絶縁物のうちの一つまたは二つ
以上を組合せたもので構成された基板、並びに基板を包
囲する超電導体を備えたものである。
【０００７】また、導体、半導体、及び絶縁物のうちの
一つまたは二つ以上を組合せたもので構成され、貫通孔
を有する基板、並びに基板表面の外周側から貫通孔内側
面を通って基板裏面の外周側に接続する電流経路を形成
するように、基板をその外周部を除いて包囲する超電導
体を備えたものである。
一つまたは二つ以上を組合せたもので構成され、貫通孔
を有する基板、並びに基板表面の外周側から貫通孔内側
面を通って基板裏面の外周側に接続する電流経路を形成
するように、基板をその外周部を除いて包囲する超電導
体を備えたものである。
【０００８】
【作用】この発明における限流素子は、有効断面積を拡
大できるため臨界電流を大きくとることができる。ま
た、基板の両面を使用しているため、基板の長さを長く
することなく超電導体の長さを長くとることができ、コ
ンパクトにできる。
大できるため臨界電流を大きくとることができる。ま
た、基板の両面を使用しているため、基板の長さを長く
することなく超電導体の長さを長くとることができ、コ
ンパクトにできる。
【０００９】
実施例１．図１はこの発明の一実施例による限流素子を
示す斜視図、図２は縦断面図である。図において、４は
導体、半導体、及び絶縁物の一つまたは二つ以上を組合
せたもので構成した基板で、この場合は例えばセラミッ
クで板状に形成している。１は基板４を覆うように設け
られた超電導膜、２は超電導膜１の上面のほぼ中央に配
置された電流導入端子、３は超電導膜１の下面のほぼ中
央に配置された電流導入端子である。
示す斜視図、図２は縦断面図である。図において、４は
導体、半導体、及び絶縁物の一つまたは二つ以上を組合
せたもので構成した基板で、この場合は例えばセラミッ
クで板状に形成している。１は基板４を覆うように設け
られた超電導膜、２は超電導膜１の上面のほぼ中央に配
置された電流導入端子、３は超電導膜１の下面のほぼ中
央に配置された電流導入端子である。
【００１０】次に動作について説明する。板状の基板４
を覆うように設けられた超電導膜１が電流導入端子２，
３を介して回路にシリアルに接続されている時、定格電
流以内では超電導膜１は超電導状態にある。従って、電
流は電流導入端子２から流れ込み、超電導膜１の上面の
中心から外周に向かい、さらに超電導膜１の下面に渡り
外周から中心へと流れ、電流導入端子３に流れる。この
回路において、例えば短絡などの事故が起こり、超電導
膜１の臨界電流を越える過電流が流れると、超電導膜１
は電流導入端子２，３の付近から外周にむかってクエン
チし、常電導体となって抵抗を有するようになる。この
抵抗によって過電流が抑えられて限流される。
を覆うように設けられた超電導膜１が電流導入端子２，
３を介して回路にシリアルに接続されている時、定格電
流以内では超電導膜１は超電導状態にある。従って、電
流は電流導入端子２から流れ込み、超電導膜１の上面の
中心から外周に向かい、さらに超電導膜１の下面に渡り
外周から中心へと流れ、電流導入端子３に流れる。この
回路において、例えば短絡などの事故が起こり、超電導
膜１の臨界電流を越える過電流が流れると、超電導膜１
は電流導入端子２，３の付近から外周にむかってクエン
チし、常電導体となって抵抗を有するようになる。この
抵抗によって過電流が抑えられて限流される。
【００１１】上記実施例では、基板４の両面を有効に使
用しているので、基板４を大きくすることなく、超電導
体１の長さを長くして電流経路を長くとることができ
る。さらに、有効断面積を大きくできる。従って、コン
パクトで大電流を通電できる限流素子が得られる。
用しているので、基板４を大きくすることなく、超電導
体１の長さを長くして電流経路を長くとることができ
る。さらに、有効断面積を大きくできる。従って、コン
パクトで大電流を通電できる限流素子が得られる。
【００１２】実施例２．実施例１では超電導膜１で基板
４の全体を覆うように構成しているが、図３，図４にそ
れぞれ上面図を示すように、超電導膜１が設けられてい
ないスリット部５があっても、上記実施例と同様の効果
を奏する。
４の全体を覆うように構成しているが、図３，図４にそ
れぞれ上面図を示すように、超電導膜１が設けられてい
ないスリット部５があっても、上記実施例と同様の効果
を奏する。
【００１３】実施例３．次にこの発明の実施例３による
限流素子について説明する。図５は斜視図、図６は縦断
面図である。図において、４は導体、半導体、及び絶縁
物の一つまたは二つ以上を組合せたもので構成したドー
ナツ状の基板で、中央部に貫通孔６が設けられている。
１はドーナツ状の基板４の上面、下面及び貫通孔６の側
面を覆うように設けられた超電導膜、２は超電導膜１の
上面の外周に配置された電流導入端子、３は超電導膜１
の下面の外周に配置された電流導入端子である。超電導
膜１は基板４の外周側面には設けられていない。
限流素子について説明する。図５は斜視図、図６は縦断
面図である。図において、４は導体、半導体、及び絶縁
物の一つまたは二つ以上を組合せたもので構成したドー
ナツ状の基板で、中央部に貫通孔６が設けられている。
１はドーナツ状の基板４の上面、下面及び貫通孔６の側
面を覆うように設けられた超電導膜、２は超電導膜１の
上面の外周に配置された電流導入端子、３は超電導膜１
の下面の外周に配置された電流導入端子である。超電導
膜１は基板４の外周側面には設けられていない。
【００１４】次に動作について説明する。ドーナツ状の
基板４の上面、下面及び貫通孔６の側面に配置された超
電導膜１が電流導入端子２，３を介して回路にシリアル
に接続されている時、定格電流以内では超電導膜１は超
電導状態にある。従って、電流は超電導膜１上面の外周
側の電流端子２から流入し、貫通孔６の方へ向かい、貫
通孔６内の側面に設けられた超電導膜１を経て下面に渡
り、外周側の電流導入端子３に流れる。この回路におい
て、短絡などの事故が起こって超電導膜１の臨界電流を
越える過電流が流れると、超電導膜１はドーナツ状の基
板４の貫通孔６の付近から外周にむかってクエンチして
常電導体となり抵抗を有する。この時発生した抵抗によ
って過電流が抑えられて限流される。
基板４の上面、下面及び貫通孔６の側面に配置された超
電導膜１が電流導入端子２，３を介して回路にシリアル
に接続されている時、定格電流以内では超電導膜１は超
電導状態にある。従って、電流は超電導膜１上面の外周
側の電流端子２から流入し、貫通孔６の方へ向かい、貫
通孔６内の側面に設けられた超電導膜１を経て下面に渡
り、外周側の電流導入端子３に流れる。この回路におい
て、短絡などの事故が起こって超電導膜１の臨界電流を
越える過電流が流れると、超電導膜１はドーナツ状の基
板４の貫通孔６の付近から外周にむかってクエンチして
常電導体となり抵抗を有する。この時発生した抵抗によ
って過電流が抑えられて限流される。
【００１５】この実施例３ような構成では、電流導入端
子２，３と超電導膜１との接合面積を大きくとれ、接触
抵抗を小さくできる。また、実施例１とは異なり、クエ
ンチが電流導入端子との接合部分から起こらないので、
電流導入端子２，３と超電導膜１との接合をはがれにく
くできる。
子２，３と超電導膜１との接合面積を大きくとれ、接触
抵抗を小さくできる。また、実施例１とは異なり、クエ
ンチが電流導入端子との接合部分から起こらないので、
電流導入端子２，３と超電導膜１との接合をはがれにく
くできる。
【００１６】実施例４．図７はこの発明の実施例４を示
す上面図である。このように電流導入端子２，３は限流
素子の外周全体に設けられていなくてもよい。また、超
電導膜１で基板４の全体を覆うのではなく、一部の基板
４が露出していてもよい。
す上面図である。このように電流導入端子２，３は限流
素子の外周全体に設けられていなくてもよい。また、超
電導膜１で基板４の全体を覆うのではなく、一部の基板
４が露出していてもよい。
【００１７】実施例５．図５では基板４に設けられた貫
通孔６は中央に１つであったが、図８に示すように２つ
以上あってもよく、また、貫通孔の形状は円形にこだわ
らず、多角形など、自由な形状であっても上記と同様の
効果が得られる。
通孔６は中央に１つであったが、図８に示すように２つ
以上あってもよく、また、貫通孔の形状は円形にこだわ
らず、多角形など、自由な形状であっても上記と同様の
効果が得られる。
【００１８】また、上記実施例では超電導膜を用いたも
のについて述べたが、超電導体であれば膜以外のもので
もよく、同様の効果が得られる。
のについて述べたが、超電導体であれば膜以外のもので
もよく、同様の効果が得られる。
【００１９】また、基板についても円形にこだわらず多
角形や球形など、その他自由な形状の基板でもよい。さ
らに、基板の材料としては上記実施例に限るものではな
く、導体、半導体、及び絶縁物のうちの一つまたは二つ
以上を組合せたもので構成されていればよいが、導体で
構成する場合は、ＳＵＳなどのように抵抗率の高いもの
が望ましい。抵抗率の低いものだと、基板表面の外周側
から貫通孔内側面を通って基板裏面の外周側に接続する
電流経路を形成できず、電流経路を長くとることができ
なくなることもある。
角形や球形など、その他自由な形状の基板でもよい。さ
らに、基板の材料としては上記実施例に限るものではな
く、導体、半導体、及び絶縁物のうちの一つまたは二つ
以上を組合せたもので構成されていればよいが、導体で
構成する場合は、ＳＵＳなどのように抵抗率の高いもの
が望ましい。抵抗率の低いものだと、基板表面の外周側
から貫通孔内側面を通って基板裏面の外周側に接続する
電流経路を形成できず、電流経路を長くとることができ
なくなることもある。
【００２０】
【発明の効果】以上のように、この発明によれば、導
体、半導体、及び絶縁物のうちの一つまたは二つ以上を
組合せたもので構成された基板、並びに基板を包囲する
超電導体を備えたことにより、コンパクトで、かつ有効
断面積を大きくして臨界電流を大きくとることができる
限流素子を得るという効果がある。
体、半導体、及び絶縁物のうちの一つまたは二つ以上を
組合せたもので構成された基板、並びに基板を包囲する
超電導体を備えたことにより、コンパクトで、かつ有効
断面積を大きくして臨界電流を大きくとることができる
限流素子を得るという効果がある。
【００２１】また、さらに、導体、半導体、及び絶縁物
のうちの一つまたは二つ以上を組合せたもので構成さ
れ、貫通孔を有する基板、並びに基板表面の外周側から
貫通孔内側面を通って基板裏面の外周側に接続する電流
経路を形成するように、基板をその外周部を除いて包囲
する超電導体を備えたので、上記効果に加えて接触抵抗
を小さくでき、さらに臨界電流を大きくとることができ
るという効果もある。
のうちの一つまたは二つ以上を組合せたもので構成さ
れ、貫通孔を有する基板、並びに基板表面の外周側から
貫通孔内側面を通って基板裏面の外周側に接続する電流
経路を形成するように、基板をその外周部を除いて包囲
する超電導体を備えたので、上記効果に加えて接触抵抗
を小さくでき、さらに臨界電流を大きくとることができ
るという効果もある。
【図１】この発明の実施例１による限流素子を示す斜視
図である。
図である。
【図２】この発明の実施例１による限流素子を示す縦断
面図である。
面図である。
【図３】この発明の実施例２による限流素子を示す上面
図である。
図である。
【図４】この発明の実施例２による限流素子を示す上面
図である。
図である。
【図５】この発明の実施例３による限流素子を示す斜視
図である。
図である。
【図６】この発明の実施例３による限流素子を示す縦断
面図である。
面図である。
【図７】この発明の実施例４による限流素子を示す上面
図である。
図である。
【図８】この発明の実施例５による限流素子を示す上面
図である。
図である。
【図９】従来の限流素子を示す斜視図である。
１ 超電導体
４ 基板
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松野 繁
尼崎市塚口本町８丁目１番１号 三菱電機
株式会社材料研究所内
(72)発明者 木ノ内 伸一
尼崎市塚口本町８丁目１番１号 三菱電機
株式会社材料研究所内
Claims (2)
- 【請求項１】 導体、半導体、及び絶縁物のうちの一つ
または二つ以上を組合せたもので構成された基板、並び
に上記基板を包囲する超電導体を備えた限流素子。 - 【請求項２】 導体、半導体、及び絶縁物のうちの一つ
または二つ以上を組合せたもので構成され、貫通孔を有
する基板、並びに上記基板表面の外周側から上記貫通孔
内側面を通って上記基板裏面の外周側に接続する電流経
路を形成するように、上記基板をその外周部を除いて包
囲する超電導体を備えた限流素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16951991A JPH0520957A (ja) | 1991-07-10 | 1991-07-10 | 限流素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16951991A JPH0520957A (ja) | 1991-07-10 | 1991-07-10 | 限流素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520957A true JPH0520957A (ja) | 1993-01-29 |
Family
ID=15888012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16951991A Pending JPH0520957A (ja) | 1991-07-10 | 1991-07-10 | 限流素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577683A (en) * | 1994-11-07 | 1996-11-26 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Webbing take-up apparatus |
-
1991
- 1991-07-10 JP JP16951991A patent/JPH0520957A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577683A (en) * | 1994-11-07 | 1996-11-26 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Webbing take-up apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1195432A (en) | Protection circuit for integrated circuit devices | |
| US3731164A (en) | Combined bipolar and field effect transistors | |
| US5055820A (en) | Hall element and magnetic sensor system employing the same | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| GB2077491A (en) | Lateral transistors | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| JPH0520957A (ja) | 限流素子 | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| JPS6480073A (en) | Semiconductor device | |
| EP0948050A1 (en) | Electronic semiconductor power device with polycrystalline silicon components | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH0513827A (ja) | 限流導体 | |
| KR840002584A (ko) | 반도체 장치 | |
| JPH0766392A (ja) | 電界効果トランジスタ | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPS6355871B2 (ja) | ||
| JP2774220B2 (ja) | 半導体装置 | |
| JPH0476928A (ja) | 半導体装置 | |
| JPS59189652A (ja) | 半導体集積装置 | |
| JPS6116563A (ja) | 半導体装置 | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JPH02163940A (ja) | 半導体装置 |